具有多重電源區域集成電路的靜電放電防護電路的製作方法
2023-05-14 09:59:01
專利名稱：具有多重電源區域集成電路的靜電放電防護電路的製作方法
技術領域：
本發明涉及具有多重電源區域集成電路的靜電放電防護電路，特別涉及在檢測到 靜電放電信號時，使內部電路和電源供應線或地線之間不導通的具有多重電源區域集成電 路的靜電放電防護電路。
背景技術：
一般而言，集成電路內都具有ESD (Electrostatic Discharge，靜電放電)防護機 制，一般都是設立在輸入/輸出墊片和內部電路之間。然而一集成電路通常具有多個電源 區域(power domain)，這些電源區域之間的接口也可能有ESD現象的產生。而在高速電路 當中，電晶體的柵極氧化層(gate oxide)通常較薄，因此可能被ESD電流給打穿而造成電 路的損壞。有些集成電路可能在這些電源區域之間的信號傳遞路徑上設置ESD防護元件， 但這樣的元件往往會造成信號的延遲而無法符合電路的高速需求。
發明內容
本發明的一目的為提供一種不同電源區域的電路的ESD防護機制。本發明的另一目的為提供一種不位於信號傳遞路徑上的ESD防護機制。本發明的一實施例公開了一種具有多重電源區域集成電路的靜電放電防護電路， 包含一 ESD保護元件，耦接於一第一電源供應線和一第一地線之間；一第一內部電路，具 有耦接於該第一電源供應線的一第一端；一第一開關，耦接於該第一內部電路的一第二端 以及一第二地線之間；以及一第一 ESD檢測電路，耦接於該第一開關，用以檢測一靜電放電 信號，並在該靜電放電信號產生時，使該第一開關不導通。本發明的另一實施例公開了一種具有突發性電流防護機制的集成電路，包含一 第一欲保護電路，具有耦接於該第一電源供應線的一第一端；一第一開關，耦接於該第一欲 保護電路的一第二端以及一第二地線之間；以及一第一突發性電流檢測電路，耦接於該第 一開關，用以檢測一靜電放電信號，並在該靜電放電信號產生時，使該第一開關不導通。根據上述的實施例，可以對不同電源區域的電路提供ESD保護，而且保護元件不 在信號傳遞路徑上，因此可以避免信號延遲的問題。
圖la、圖lb、圖2a、圖2b、圖3a、圖3b以及圖4分別繪示了根據本發明的實施例的 具有多重電源區域集成電路的靜電放電防護電路的電路圖。圖5(a)和(b)繪示了圖la、lb、2a、2b、3a、3b以及圖4所示的電路的開關的示範
性詳細結構。圖6繪示了圖la、lb、2a、2b、3a、3b以及圖4所示的電路的ESD檢測電路的示範性
詳細結構。圖7繪示了使用圖5-圖6所示的結構的具有多重電源區域集成電路的靜電放電
4防護電路的電路圖。主要元件符號說明100、120具有多重電源區域集成電路的靜電放電防護電路101,301,311 ESD 保護元件103、201、203 第一內部電路105、703 第一開關107第一 ESD檢測電路109、705 第二開關111第二 ESD檢測電路113延遲元件115第二內部電路202、206、302、306、503、711 PMOS204、208、304、308、501 NMOS303、309、317、401、403、411、413、701 內部電路305、313、405、407 開關301,311 ESD 保護元件307、315、409、600、707 ESD 檢測電路601第一阻抗元件603第二阻抗元件605、713 反相器715 電阻717 電容
具體實施例方式在說明書及所附的權利要求書當中使用了某些詞彙來指稱特定的元件。本領域技 術人員應可理解，硬體製造商可能用不同的名詞來稱呼同一個元件。本說明書及所附的權 利要求書並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區 分的準則。在通篇說明書及所附的權利要求書當中所提及的「包含」為一開放式的用語，故 應解釋成「包含但不限定於」。以外，「耦接」一詞在此包含任何直接及間接的電氣連接手 段。因此，如果文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接 於該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。此外，說明書中 以及權利要求書中所使用的第一裝置、第二裝置，並非表示其有先後次序的關係，僅表示其 為不同的裝置。圖1至圖4分別繪示了根據本發明的實施例的具有多重電源區域集成電路的靜電 放電防護電路100的電路圖。如圖Ia所示，具有多重電源區域集成電路的靜電放電防護電 路100包含一 ESD保護元件101、一第一內部電路103 (亦即一欲保護電路)、一第一開關 105 (如圖標示為開關1)、一第一 ESD檢測電路107 (如圖標示為ESD檢測電路1)、一第二開 關109 (如圖標示為開關2)以及一第二 ESD檢測電路111 (如圖標示為ESD檢測電路2)。 其中，第一內部電路103耦接於第一電源供應線Vccl與第二地線GND2之間，可視為一個電
5源區域；第二內部電路115耦接於第二電源供應線Vcc2與第一地線GNDl之間，可視為另一 個電源區域。ESD保護元件101耦接於第一電源供應線Vcc2和一第一地線GNDl之間。第 一內部電路103具有耦接於該第一電源供應線Vcc2的一第一端。第一開關105耦接於第 一內部電路103的一第二端以及一第二地線GND2之間。第一 ESD檢測電路107耦接於第 一開關105，用以檢測一靜電放電信號(例如一突發性的大電壓或一突發性大電流)，並在 該靜電放電信號產生時，使第一開關105不導通。同樣地，第二開關109耦接於第一內部電 路103與第一電源線Vccl之間，第二 ESD檢測電路111則耦接於第二開關109，用以檢測 一靜電放電信號(例如一突發性電壓或一突發性電流)並輸出一 ESD通知信號ES，並在靜 電放電信號產生時，使第二開關109不導通。通過此種做法，可以避免ESD電流經延遲元件 113(可為信號線本身的寄生電阻，或配合電路運作速度需求而外加的電阻)流到第二內部 電路115流而打穿第二內部電路115的電晶體的柵極氧化層。而且，由於第一開關105、第 二開關109、第一 ESD檢測電路107以及第二 ESD檢測電路111均未在信號傳遞路線上(也 就是第一內部電路103與第二內部電路115這兩個電源區域間的信號接口)，因此可改善已 知技術中信號被延遲的問題。圖Ib所示的具有多重電源區域集成電路的靜電放電防護電路120的結構和元件 大致上和圖1中的a圖所示的具有多重電源區域集成電路的靜電放電防護電路相同，其不 同之處在於圖Ib所示的第二 ESD檢測電路111被省略，而圖Ib所示的具有多重電源區域 集成電路的靜電放電防護電路使用第一 ESD檢測電路107來同時控制第一開關105和第二 開關109。因此第一 ESD檢測電路107在感測到ESD信號時，會同時使第一開關105和第 二開關109不導通，以避免ESD電流流到第二內部電路115流經延遲元件113 (此例中為一 電阻)而打穿第二內部電路115的電晶體的柵極氧化層。其他詳細技術特徵已公開於圖 lb，故在此不再贅述。在上述的實施例中，第一內部電路101都具有一 PMOS 102和一 NMOS 104。圖2a所示的具有多重電源區域集成電路的靜電放電防護電路200具有和圖Ia所 示的具有多重電源區域集成電路的靜電放電防護電路100相同的元件。且具有多重電源區 域集成電路的靜電放電防護電路200中的第一內部電路201和具有多重電源區域集成電路 的靜電放電防護電路100中的第一內部電路101—樣具有一 PMOS 202和NMOS 204。其不 同之處在於，圖2a中的NMOS 204的基底直接連接至第二地線GND2，而圖Ia中的NMOS 104 的基底直接連接至NMOS 104的源極和第一開關105。如果欲使用圖Ia中的結構，則可使用 具有深層N型布植層(De印N Well)的NMOS來施行NMOS 104。同樣地，圖2b所示的具有多重電源區域集成電路的靜電放電防護電路220具有和 圖Ib所示的具有多重電源區域集成電路的靜電放電防護電路120相同的元件。且具有多重 電源區域集成電路的靜電放電防護電路220中的第一內部電路203和具有多重電源區域集 成電路的靜電放電防護電路120中的第一內部電路103—樣具有一 PMOS 206和NMOS 208。 其不同之處在於，圖2b中的NMOS 208的基底直接連接至第二地線GND2，而圖Ib中的NMOS 104的基底直接連接至NMOS 104的源極和第一開關105。在圖3所示的實施例中，每一個電源區域的內部電路使用單一開關以及單一 ESD 檢測電路來作為防護。如圖3a所示，ESD防護機制的集成電路300包含ESD保護元件301、 內部電路303、開關305以及ESD檢測電路307。同樣地，ESD檢測電路307耦接於開關305，
6用以檢測一靜電放電信號(例如一突發性的大電壓或一突發性大電流)，並在靜電放電信 號產生時，使開關305不導通。在圖3a所示的實施例中，內部電路309和內部電路303屬 於不同電源區域，但亦具有相對應的ESD保護元件311、開關313以及ESD檢測電路315，且 其動作方式也和內部電路303相同。圖3b所示的具有多重電源區域集成電路的靜電放電防護電路320具有和圖3a所 示的具有多重電源區域集成電路的靜電放電防護電路300相同的元件。且具有多重電源區 域集成電路的靜電放電防護電路320中的第一內部電路317和具有多重電源區域集成電路 的靜電放電防護電路300中的第一內部電路303 —樣具有一 PMOS 306和NMOS 308。其不 同之處在於，圖3b中的NMOS 308的基底直接連接至第二地線GND2，而圖3a中的NMOS 304 的基底直接連接至NMOS 304的源極和第一開關305。在圖4所示的實施例中，多個內部電路可以共用一組保護電路，這組保護電路包 含兩開關以及一 ESD檢測電路。如圖4所示，內部電路401和403 (此兩內部電路可以是同 一電源區域的內部電路)共用開關405、開關407以及ESD檢測電路409，因此只要一組保 護電路便可同時防止ESD電流流到內部電路411和413。圖5 (a)和(b)繪示了圖1至圖4所示的電路的開關的示範性詳細結構。在圖5(a) 中使用一 NMOS 501來做為開關，NMOS 501的基底耦接至地線，而其柵極接收來自ESD檢測 電路的ESD通知信號ES而導通或不導通。在圖5(b)中使用一 PMOS 503來做為開關，PMOS 503的基底耦接至地線，而其柵極接收來自ESD檢測電路的ESD通知信號ES而導通或不導
ο圖6繪示了圖1至圖4所示的電路的ESD檢測電路600的示範性詳細結構。如圖 6所示，ESD檢測電路600具有一第一阻抗元件601、一第二阻抗元件603以及一反相器605。 反相器605的輸入端耦接至圖5所示的NMOS 501，而反相器605的輸出端耦接至圖5所示 的PMOS 503。第一阻抗元件601和第二阻抗元件603可由二極體、電容和電阻等來施行。圖7繪示了使用圖5-6所示的結構的具有多重電源區域集成電路的靜電放電防護 電路700的電路圖。如圖7所示，具有多重電源區域集成電路的靜電放電防護電路700具 有一內部電路701、一第一開關703、一第二開關705以及一 ESD檢測電路707。在此實施 例中，第一開關703為一 NM0S、第二開關705包含一 PMOS 711以及一反相器713，而ESD檢 測電路707包含一電阻715以及一電容717。正常狀態下電源Vcc2可以對電容717正常 充電，因此接點A保持在高電平狀態，第一開關703以及第二開關705保持導通的狀況。而 在ESD產生時，電容717無法正常充電，因此接點A保持在低電平狀態，第一開關703以及 第二開關705會變成不導通的狀況。須注意的是，圖7所示的結構僅用以舉例，並非用以限 定本發明，本領域技術人員當可任意更改電路結構而得到相同的結果。根據上述的實施例，可以對不同電源區域的電路提供ESD保護，而且保護元件不 在信號傳遞路徑上，因此可以避免信號延遲的問題。以上所述僅為本發明的優選實施例，凡依本發明權利要求書所做的均等變化與修 飾，均應屬本發明的涵蓋範圍。
權利要求
一種具有多重電源區域集成電路的靜電放電防護電路，包含一ESD保護元件，耦接於一第一電源供應線和一第一地線之間；一第一內部電路，具有耦接於該第一電源供應線的一第一端；一第一開關，耦接於該第一內部電路的一第二端以及一第二地線之間；以及一第一ESD檢測電路，耦接於該第一開關，用以檢測一靜電放電信號，並在該靜電放電信號產生時，使該第一開關不導通。
2.如權利要求1所述的靜電放電保護電路，還包含一第二開關，耦接於該第一內部電路的該第一端以及該第一電源供應線之間；以及 一第二 ESD檢測電路，耦接於該第二開關，用以檢測一靜電放電信號，並在該靜電放電 信號產生時，使該第二開關不導通。
3.如權利要求1所述的靜電放電保護電路，其中該第一開關為一NM0S，且該第一開關 的一基體直接連接於該第一開關的一源極以及該第一開關。
4.如權利要求3所述的靜電放電保護電路，其中該第一開關具有一深層N型布植層 (Deep N Well)。
5.如權利要求1所述的靜電放電保護電路，其中該第一開關為一NM0S，且該第一開關 的一基體直接連接於該第一地線。
6.如權利要求1所述的靜電放電保護電路，還包含一第二開關，耦接於該第一內部電 路的該第一端以及該第一電源供應線之間，亦耦接於該第一 ESD檢測電路，該第一 ESD檢測 電路在該靜電放電信號產生時，使該第二開關不導通。
7.如權利要求1所述的靜電放電保護電路，還包含一第二內部電路，耦接於一第二電源供應線以及該第一地線之間；以及 一延遲元件，耦接於該第一內部電路以及該第二內部電路之間。
8.如權利要求1所述的靜電放電保護電路，還包含一第二內部電路，具有一第一端以 及一第二端，該第二內部電路的該第一端耦接到該第一內部電路的該第一端，該第二內部 電路的該第二端耦接到該第一內部電路的該第二端以及該第一開關。
9.一種具有突發性電流防護機制的集成電路，包含一第一欲保護電路，具有耦接於一第一電源供應線的一第一端； 一第一開關，耦接於該第一欲保護電路的一第二端以及一第二地線之間；以及 一第一突發性電流檢測電路，耦接於該第一開關，用以檢測一靜電放電信號，並在該靜 電放電信號產生時，使該第一開關不導通。
10.如權利要求9所述的具有突發性電流防護機制的集成電路，還包含一第二開關，耦接於該第一欲保護電路的該第一端以及該第一電源供應線之間；以及 一第二突發性電流檢測電路，耦接於該第二開關，用以檢測一靜電放電信號，並在該靜 電放電信號產生時，使該第二開關不導通。
11.如權利要求9所述的具有突發性電流防護機制的集成電路，其中該第一開關為一 NM0S，且該第一開關的一基體直接連接於該第一開關的一源極以及該第一開關。
12.如權利要求11所述的具有突發性電流防護機制的集成電路，其中該第一開關具有 一深層N型布植層(De印N Well)。
13.如權利要求9所述的具有突發性電流防護機制的集成電路，其中該第一開關為一NM0S，且該第一開關的一基體直接連接於該第一地線。
14.如權利要求9所述的具有突發性電流防護機制的集成電路，還包含一第二開關，耦 接於該第一欲保護電路的該第一端以及該第一電源供應線之間，亦耦接於該第一突發性電 流檢測電路，該第一突發性電流檢測電路在該靜電放電信號產生時，使該第二開關不導通。
15.如權利要求9所述的具有突發性電流防護機制的集成電路，還包含 一第二欲保護電路，耦接於一第二電源供應線以及一第一地線之間；以及 一延遲元件，耦接於該第一欲保護電路以及該第二欲保護電路之間。
16.如權利要求9所述的具有突發性電流防護機制的集成電路，還包含一第二欲保護 電路，具有一第一端以及一第二端，該第二欲保護電路的該第一端耦接到該第一欲保護電 路的該第一端，該第二欲保護電路的該第二端耦接到該第一欲保護電路的該第二端以及該 第一開關。
全文摘要
一種具有多重電源區域集成電路的靜電放電防護電路，包含一ESD保護元件，耦接於一第一電源供應線和一第一地線之間；一第一內部電路，具有耦接於該第一電源供應線的一第一端；一第一開關，耦接於該第一內部電路的一第二端以及一第二地線之間；以及一第一ESD檢測電路，耦接於該第一開關，用以檢測一靜電放電信號，並在該靜電放電信號產生時，使該第一開關不導通。
文檔編號H02H9/00GK101938118SQ200910151820
公開日2011年1月5日 申請日期2009年6月29日 優先權日2009年6月29日
發明者柯明道, 蔡富義 申請人:智原科技股份有限公司