軌道電路移頻信號參數測量系統的製作方法

2023-12-10 04:31:26 2

專利名稱：軌道電路移頻信號參數測量系統的製作方法
技術領域：
本發明為鐵路交通系統中軌道電路移頻鍵控信號參數測量系統，用於軌道電路 FSK移頻鍵控信號參數的自動測量，涉及移頻軌道電路自動檢測技術。
背景技術：
在鐵路交通系統中，通常利用移頻鍵控信號檢查有無列車、傳遞列車佔用信息及 實現地面與列車間互通信息。軌道移頻鍵控信號是一種用低頻信號(調製信號)的高低電 平分別選通高頻信號(載頻信號)而產生的。目前，國內主要採用的軌道移頻鍵控電路有國 產移頻軌道電路信號和引進UM71無絕緣軌道電路。國產移頻軌道電路的低頻調製頻率從 10. 3Hz到29Hz中選取了 18種作為低頻調製頻率，引進UM71低頻調製頻率從7Hz到29Hz 中選取了 18種作為低頻調製頻率。軌道電路提供的信號作為行車憑證，司機完全按照該信 號操縱列車運行。研製穩定、可靠的檢測設備來實時、高精度地檢測軌道電路信號參數，確 保軌道電路信號受到實時監測，及時發現故障隱患，對於列車安全運行具有重要意義。軌道電路FSK移頻鍵控信號是一種周期信號，當前採用的測量方法可分為頻域方 法和時域方法兩類。頻域方法即為鑑頻法，通常採用頻譜分析方法對軌道電路信號進行分 析，該方法進行FFT變換時需要對軌道信號進行整周期採樣，而在實際的軌道電路信號不 但具有數字通信的優點，而且具有非線性調製的特點，因此很難滿足對所有信號都進行整 周期採樣。另外，頻譜分析法雖能測出信號的頻率參數和有效值參數，但是丟失了載頻和頻 偏信息，進而不能確定信號的上、下邊頻。因而利用常規的頻譜分析方法對所有軌道電路信 號進行實時高精度檢測具有存在一定的困難。近年來，國內的相關研究中比較前沿的是提 出了運用現代譜估計參數檢測方法。其基本思想是在進行譜估計過程中對觀測到的有限數 據不作任何確定性假設，在對這些數據如何產生具有一定先驗知識的基礎上，採用外推或 預測的方法，推斷求出以後的數據。其中比較成熟的是現代譜估計方法中的Burg方法。另 外還有人嘗試著將短時傅立葉變換和小波變換甚至分形理論應用到軌道信號的檢測中去。 這些理論方面的研究雖然已經取得了一定的成績，但要將其應用到實際工程中去還需要進 一步的努力。時域方法多採用移頻信號過零周期檢測法。機車信號的調製頻率在一段時間即半 調製周期之內其數值不會發生變化，其對實時性的要求不高，因而我們可以利用這段時間 以內的全部信號來進行處理，進而可以增加利用軟體進行數學方法處理的可能。過零周期 檢測法就是根據這一特點進行的。移頻信號過零周期檢測法的處理過程為首先對移頻信 號進行濾波處理，將工頻幹擾和大部分噪聲濾除以後，經過整形形成方波信號，然後通過計 數器進行計數得到一個計數序列N1, N2-, Nn，最後通過CPU處理單元進行軟體解調得到信 號的各參數。這種時域檢測法有明顯的時間效果，對信號的品質和計數脈衝的穩定性有較 高的要求，對信號前置濾波器的要求也較高。在小噪聲條件下，時域檢測方法的測量精度主 要取決於高頻計數時鐘的頻率大小，頻率越大則精度越高。當前時域檢測法主要採用單片 機進行過零周期檢測實現軌道信號的參數測量。由於單片機工作頻率較低，計數時鐘頻率較低，因此實際測量精度和結果較差。當信號中含有較大的噪聲幹擾時，幹擾信號會改變原 信號的過零點位置，導致測量結果和精度急劇下降。

發明內容
本發明給出了一種軌道電路移頻鍵控信號測量方案，系統以一塊高性能FPGA和 ARM作為核心處理器單元，前級信號處理電路包括信號濾波和整形，然後進行鑑頻，並將運 算結果輸出到LCD上顯示，軌道電路信號參數測量系統結構框圖見圖1，FPGA主要完成對 由FSK信號變換的方波信號進行整周期計數，並將計數結果存入內部雙口 RAM進行緩衝， 然後將數據送入ARM進行處理和軟體解調；系統測量方波周期的精度在很大程度上決定於 高頻量化時鐘的大小，如果高頻量化時鐘太大，則計數值的寬度增加，存儲計數值時需要的 RAM單元增加，本系統採用30M高頻高穩定的時鐘進行整周期計數，有效的保證了系統的測 量精度，同時FPGA的快速性保證了系統的響應速度；FPGA測量軌道電路信號原理見圖2所 示，ARM主要完成軌道電路信號電壓測量，並對FPGA測量的數據進行計算，並將測量結果在 IXD上顯示。在本發明中，軌道電路FSK信號參數測量系統具有以下技術特徵(a)採用FPGA和ARM實現FSK信號測量，傳統的時域測量方式一般以單片機或DSP 單CPU為核心，CPU在測周期的同時還要負擔電壓測量與實時顯示等任務，測量的實時性較 差，系統中將測周期與電壓測量和顯示分開，FPGA專用於周期測量，ARM用於電壓測量和實 時顯示控制，保證了系統的實時性和高精度；(b)信號採用非過零比較方式進行信號整形，傳統時域方法多採用過零周期檢測 法，這種方法容易受到外界幹擾，外界有幹擾時，零點產生偏移，導致檢測過零位置不準確， 造成載波頻率出現較大偏差，本系統對移頻信號的檢測採用一種非過零比較方法，使零點 偏移幾乎對系統檢測精度不產生影響；(c)利用FPGA實現雙口 RAM和模擬串口功能，採用FPGA內嵌的RAM模塊M4K實 現雙口 RAM用於數據緩存，保證數據的高速雙向傳輸，實現模擬串口功能與ARM進行實時通(d)利用ARM處理器實現接收測量數據，並對測量數據進行解調，FPGA將測量數據 通過模擬串口送ARM處理器，在ARM中進行軟體解調；(e)對畸變數據和誤差進行補償，由於上、下邊頻交換時非整周期切換，導致交 界點可能是一個周期的任意點上，交界點可能是前一頻率的後半部分和後一頻率的前半 部分結合，交界點處計數值為隨機的，導致系統的調製頻率較難準確地測量，見圖3所示， 假設兩種上、下邊頻信號為fu，fd，那麼在理論量化時鐘的計數值分別為Cu，Cd，其中Cu = 30000000/fu, Cd = 30000000/fd，兩種頻率交界點處畸變為 Cs，Cs = C' U+C' d，其中 C' u， C' d分別為交界點處隨機值Cs屬於載頻信號fu，fd部分；根據軌道電路移頻鍵控信號相位連續的特徵，可以得到》+』 = 1，由此可以計算出交界點處的隨機計數值分配到不同載Cu Crf頻信號的分量:c: = Cfd;Cs)，rc"、。本方案實施效果該移頻鍵控信號測量系統適用於國產18信息和引進技術的ZPW2000兩種制式的軌道電路信號，並自動進行識別，當ARM處理器接收到測量數據後，對 畸變數進行有效處理，並將測量結果用U8X64的LCD進行顯示，系統可達到以下的測量精 度和技術指標中心頻率和頻偏(或上、下邊頻)頻率分辨能力< 0. IHz中心頻率檢測誤差彡0. 2Hz頻偏檢測誤差彡0.2Hz低頻調製頻率頻率分辨能力彡0. OlHz檢測誤差<0·03Ηζ移頻信號電壓
電壓測量解析度彡0. 1 %電壓測量誤差彡0.5%處理時間彡3s


附圖1本發明方法所需硬體結構框圖；附圖2FPGA測量軌道移頻信號原理；附圖3是高速光信號向混合光電信號轉換流程圖。
具體實施例方式在本實施例中，整個系統由前級移頻信號處理單元、FPGA計數單元、ARM計算處理 單元三個部分構成，為了實現準確測量軌道移頻信號，需解決關鍵性技術問題及具體實施 方式如下移頻信號前級信號處理單元主要對原始移頻信號濾波並將高頻正弦載波信號變 換成方波信號，通過選適當的光耦電路參數保證方波信號的上升沿和下降沿在有效範圍 內。載波和調製頻率計算是通過FPGA計數每個方波期間脈衝數，然後將計數值送到 ARM處理器進行處理，處理中雖然測量載波和調製信號組數越多，計算結果越準確，但是測 量周期過多，容易導致系統響應速度降低。載波頻率測量抗幹擾措施，載波信號測量採用非過零檢測的時域方法，提高了移 頻信號測量的抗擾能力。畸變數據及誤差處理，畸變數據是造成計算上、下邊頻出錯的主要原因，因此需要 對畸變數據進行科學歸類，對測量誤差進行補償。權利要求
1.一種新型軌道電路移頻信號參數測量系統，通過對軌道電路FSK信號進行濾波、整 形後，利用高速FPGA對方波信號進行高速計數，並將結果通過模擬串口傳輸給ARM，ARM處 理器對載波信號在上、下邊頻切換點處的畸變數據和測量誤差進行補償，解調出軌道電路 FSK信號的相關參數，其特徵在於a.採用陷波和低通濾波電路進行濾波，採用高速非過零比較電路實現信號整形；b.利用FPGA實現雙口RAM、模擬串口和脈寬測量功能，利用ARM處理器實現畸變數據 補償和信號解調；
2.如權利要求1所述的濾波、整形電路，其特徵是濾波電路可以濾除工頻幹擾和高頻 噪聲，整形電路對移頻信號進行高速整形，保證整形後信號的上升時間和下降時間較短；
3.如權利要求1所述的FPGA和ARM處理器電路，其特徵是通過FPGA內部R4K存儲 單元實現雙口 RAM，利用VHDL語言實現模擬串口功能，並通過該模擬串口將數據發送到ARM 處理單元，ARM處理器對載頻信號在上、下邊頻切換點處的數據進行補償，解調出移頻信號 參數。
全文摘要
一種能對軌道移頻鍵控電路信號參數進行在線測量的系統。軌道電路FSK信號首先通過帶阻濾波和低通濾波電路進行濾波，有效地濾除工頻幹擾和高頻噪聲，然後通過高速非過零比較電路整形成方波信號，利用FPGA對整形後的方波信號進行高速計數，將高速計數結果存入雙口RAM，並將雙口RAM中數據通過模擬串口發送給ARM處理器，ARM處理器對上、下邊頻切換點處產生的畸變數據進行補償，從而解調出低頻調製信號和載波信號頻率。該系統使用FPGA和ARM7處理器，移頻信號測量速度快，測量範圍廣，精度高，並對畸變數據和測量誤差進行有效補償，具有一定的容錯能力，能夠滿足軌道電路移頻鍵控信號參數測量要求。
文檔編號G01R23/10GK102043090SQ20091021850
公開日2011年5月4日 申請日期2009年10月23日 優先權日2009年10月23日
發明者史忠科, 寧成軍, 馬帥旗 申請人:西安費斯達自動化工程有限公司