一種具有ESD保護功能的nLDMOS器件的製作方法
2024-01-22 20:19:15
專利名稱：一種具有ESD保護功能的nLDMOS器件的製作方法
技術領域：
本發明屬於電子技術領域,涉及半導體集成電路晶片的靜電釋放(ElectrostaticDischarge，簡稱為ESD)保護電路技術，尤指一種用於ESD防護的n溝道橫向雙擴散MOSFET(n-channel Lateral Double-diffusion M0SFET,簡稱為 nLDMOS)結構。
背景技術：
靜電放電是集成電路器件或晶片在製造、生產、組裝、測試及運送等過程中產生的一種常見現象。靜電放電會造成晶片性能退化或直接損毀，據統計，晶片 損毀中ESD損毀所佔比例聞達30%。因此，提聞集成電路的抗ESD能力具有非常重要的現實意義。引起ESD失效的本質可以是高功率，也可以是大電場。前者引起的是半導體或者金屬互聯線的熱損毀；後者引起的是集成電路電介質薄膜或厚氧化層的擊穿或損壞。相應地，ESD保護必須利用低阻通道安全洩放ESD大電流，避免半導體或金屬互聯線損毀；ESD大電壓脈衝必須鉗位到安全範圍，避免電介質損壞。具體到高壓MOS器件，必須做到一、儘可能減小器件內部的導通電阻，增強器件的ESD電流洩放能力；二、準確設計器件的ESD窗口，達到有效的ESD保護，即觸發電壓不能低於內部電路的工作電壓，同時不能高於內部電路中器件的擊穿電壓；三、仔細設計器件內部的雜質分布，優化器件中的電場分布，即儘可能使ESD應力下漂移區的最大電場遠離表面，避免氧化層損傷誘發軟失效漏電流。和低壓MOS器件不同，由於耐壓的限制，普通高壓MOS器件會存在一漂移區Ndrift(如圖I所示)，此漂移區摻雜濃度較低，長度比較長。但由於LDMOS是表面型器件，在ESD應力下，器件通常會發生Kirk效應，大電場和大電流通常會在厚氧化層與有源區交界的鳥嘴區集中，尖峰功率密度過大，產生的大量熱量容易使器件燒毀。因此如何在不降低ESD器件擊穿電壓的前提下提升器件的抗靜電能力，是高壓集成電路抗靜電設計的難點所在。
發明內容
本發明所解決的技術問題是提供一種具有ESD保護功能的nLDMOS器件，能夠在不增加製造成本的條件下降低ESD應力下的尖峰功率密度，避免電流集中於器件表面，提高器件ESD保護能力。本發明詳細技術方案為一種具有ESD保護功能的nLDMOS器件，如圖2所示，包括N型或P型半導體襯底Sub,位於N型或P型半導體襯底Sub表面的P型半導體基區Pbody，位於N型或P型半導體襯底Sub表面的N型半導體漂移區Ndrift。P型半導體基區Pbody與N型半導體漂移區Ndrift相互接觸或彼此分離。P型半導體基區Pbody遠離N型半導體漂移區Ndrift的表面具有源極P+接觸區和源極N+接觸區，源極P+接觸區和源極N+接觸區通過金屬連接並引出作為器件的源極Source。N型半導體漂移區Ndrift遠離P型半導體基區Pbody的表面具有漏極N+接觸區，漏極N+接觸區通過金屬引出作為器件的漏極Drain。N型半導體漂移區Ndrift中間部分的表面具有場氧化層Oxide, P型半導體基區Pbody與N型半導體漂移區Ndrift相互靠近部分的表面以及場氧化層Oxide的表面具有柵氧化層，柵氧化層表面是多晶矽柵區，多晶矽柵區通過通過金屬引出作為器件的柵極Gate。在漏極N+接觸區下方的N型半導體漂移區Ndrift內部還具有一個低壓P阱區LVPW和一個低壓N阱區LVNW ;所述低壓P阱區LVPW和低壓N阱區LVNW相互接觸或彼此分離。所述低壓P阱區LVPW和低壓N阱區LVNW正是本發明與普通LDMOS的不同之處，且可以是製作低壓器件的N阱和P阱，也可以是低壓器件N阱和P阱的類似結構。上述方案的一些變形方案有(—)、如圖3所不，與圖2所不不同的是,襯底Sub表面具有一層深N型半導體擴散區DNW，P型半導體基區Pbody和N型半導體漂移區Ndrift是做在該深N型半導體擴散區DNW表面；且P型半導體基區Pbody和N型半導體漂移區Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區Ndrift靠近P型半導體基區Pbody部分的表面並覆蓋部分深N型半導體擴散區DNW的表面。
(二)、如圖4所示,與圖2所示不同的是襯底Sub表面具有一 N型外延層Nepi, P型半導體基區Pbody和N型半導體漂移區Ndrift做在該N型外延層^pi表面，所述N型外延層-Pi與襯底Sub之間還具有一 N+埋層NBL ；P型半導體基區Pbody和N型半導體漂移區Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區Ndrift靠近P型半導體基區Pbody部分的表面並覆蓋部分N型外延層N印i表面。本發明提供的具有ESD保護功能的nLDMOS器件，通過在常規nLDMOS器件的漂移區和漏極接觸區之間引入製作低壓器件的P阱與N阱，在不顯著增加成本的基礎上迫使ESD電流流經器件更深區域，降低ESD應力下的尖峰功率密度，避免電流集中於器件表面，在大幅改善漏端鳥嘴處的可靠性基礎上，改善了器件的散熱均勻性，從而提高了器件ESD保護能力。同時，本發明與Bipolar CMOS DMOS工藝兼容，不會顯著增加器件成本。
圖I為現有普通nLDMOS器件結構示意圖。圖2為本發明提供的具有ESD保護功能的nLDMOS器件結構示意圖之一。圖3為本發明提供的具有ESD保護功能的nLDMOS器件結構示意圖之二。圖4為本發明提供的具有ESD保護功能的nLDMOS器件結構示意圖之三。圖5為本發明提供的第三種nLDMOS器件在正向ESD應力下的導通原理示意圖。圖6為本發明提供的第三種nLDMOS在負向ESD應力下的導通原理示意圖。圖7為本發明提供的第三種nLDMOS和漏端無LVPW的現有LDMOS抗ESD能力的TLP測試結果。
具體實施例方式為了使本發明所要解決的技術問題、技術方案及積極效果更加清楚明白，以下結合附圖對本發明進行進一步詳細說明。
具體實施方式
一一種具有ESD保護功能的nLDMOS器件，如圖2所示，包括N型或P型半導體襯底Sub,位於N型或P型半導體襯底Sub表面的P型半導體基區Pbody，位於N型或P型半導體襯底Sub表面的N型半導體漂移區Ndrift。P型半導體基區Pbody與N型半導體漂移區Ndrift相互接觸或彼此分離。P型半導體基區Pbody遠離N型半導體漂移區Ndrift的表面具有源極P+接觸區和源極N+接觸區，源極P+接觸區和源極N+接觸區通過金屬連接並引出作為器件的源極Source。N型半導體漂移區Ndrift遠離P型半導體基區Pbody的表面具有漏極N+接觸區，漏極N+接觸區通過金屬引出作為器件的漏極Drain。N型半導體漂移區Ndrift中間部分的表面具有場氧化層Oxide, P型半導體基區Pbody與N型半導體漂移區Ndrift相互靠近部分的表面以及場氧化層Oxide的表面具有柵氧化層，柵氧化層表面是多晶矽柵區，多晶矽柵區通過通過金屬引出作為器件的柵極Gate。在漏極N+接觸區下方的N型半導體漂移區Ndrift內部還具有一個低壓P阱區LVPW和一個低壓N阱區LVNW ;所述低壓P阱區LVPW和低壓N阱區LVNW相互接觸或彼此分離。
具體實施方式
二如圖3所示，在圖2所示結構基礎上，襯底Sub表面具有一層深N型半導體擴散區DNW, P型半導體基區Pbody和N型半導體漂移區Ndrift是做在該深N型半導體擴散區DNW表面；且P型半導體基區Pbody和N型半導體漂移區Ndrift彼此分離，氧化層Oxide覆蓋 N型半導體漂移區Ndrift靠近P型半導體基區Pbody部分的表面並覆蓋部分深N型半導體擴散區DNW的表面。
具體實施方式
三如圖4所示,在圖2所示結構基礎上,襯底Sub表面具有一 N型外延層Nepi, P型半導體基區Pbody和N型半導體漂移區Ndrift做在該N型外延層^pi表面，所述N型外延層-Pi與襯底Sub之間還具有一 N+埋層NBL ；P型半導體基區Pbody和N型半導體漂移區Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區Ndrift靠近P型半導體基區Pbody部分的表面並覆蓋部分N型外延層N印i表面。圖5是本發明第三種結構(具體實施方式
三)在實際應用中的一種實施例，圖中LDMOS柵極和源極接地，漏極連接到需要保護的I/O埠或VDD電源軌。當正向ESD電壓脈衝出現在漏端時，首先會發生Pbody/Nepi結的雪崩擊穿，雪崩產生的空穴電流流經寄生電阻R被源極P+接觸區收集使Pbody電勢升高，最終使Pbody/N+結正偏，從而寄生BJT管Q開啟洩放ESD電流。寄生管Q集電極的電流路徑如圖5中Pathl和Path2，但是由於漏端增加了 LVPW和LVNW，器件表面擊穿電壓高於體內擊穿電壓，電流被迫流入體內且主要通過Path2洩放。當負向ESD電壓脈衝出現在漏端時，寄生Pbody/^pi會正嚮導通洩放ESD電流，電流路徑如圖6所示。圖7為本發明第三種結構與漏端僅有LVNW，無LVPW的現有nLDMOS在相同寬度(總寬度為300 iim)時的實際測試圖。ESD能力如圖7所示，漏端僅有LVNW而沒有LVPW的現有器件，失效電流僅為I. OA ;漏端有LVPW和LVNW的本發明器件，失效電流能達到3. 2A，ESD能力提升220%。綜上所述，本發明提供的具有ESD保護功能的nLDMOS器件，通過在常規nLDMOS器件的漂移區和漏極接觸區之間引入製作低壓器件的P阱與N阱，在不顯著增加成本的基礎上迫使ESD電流流經器件更深區域，降低ESD應力下的尖峰功率密度，避免電流集中於器件表面，在大幅改善漏端鳥嘴處的可靠性基礎上，改善了器件的散熱均勻性，從而提高了器件ESD保護能力。
權利要求
1.一種具有ESD保護功能的nLDMOS器件，包括N型或P型半導體襯底Sub，位於N型或p型半導體襯底Sub表面的P型半導體基區Pbody，位於N型或P型半導體襯底Sub表面的N型半導體漂移區Ndrift ；P型半導體基區Pbody與N型半導體漂移區Ndrift相互接觸或彼此分離；P型半導體基區Pbody遠離N型半導體漂移區Ndrift的表面具有源極P+接觸區和源極N+接觸區，源極P+接觸區和源極N+接觸區通過金屬連接並引出作為器件的源極Source ；N型半導體漂移區Ndrift遠離P型半導體基區Pbody的表面具有漏極N+接觸區，漏極N+接觸區通過金屬引出作為器件的漏極Drain ;N型半導體漂移區Ndrift中間部分的表面具有場氧化層Oxide，P型半導體基區Pbody與N型半導體漂移區Ndrift相互靠近部分的表面以及場氧化層Oxide的表面具有柵氧化層，柵氧化層表面是多晶矽柵區，多晶矽柵區通過通過金屬引出作為器件的柵極Gate ； 其特徵在於，在漏極N+接觸區下方的N型半導體漂移區Ndrift內部還具有一個低壓P阱區LVPW和一個低壓N阱區LVNW ;所述低壓P阱區LVPW和低壓N阱區LVNW相互接觸或彼此分尚。
2.根據權利要求I所述的具有ESD保護功能的nLDMOS器件，其特徵在於所述nLDMOS器件的襯底Sub表面具有一層深N型半導體擴散區DNW，P型半導體基區Pbody和N型半導體漂移區Ndrift做在所述深N型半導體擴散區DNW表面；且P型半導體基區Pbody和N型半導體漂移區Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區Ndrift靠近P型半導體基區Pbody部分的表面並覆蓋部分深N型半導體擴散區DNW的表面。
3.根據權利要求I所述的具有ESD保護功能的nLDMOS器件，其特徵在於所述nLDMOS器件的襯底Sub表面具有一 N型外延層N印i，P型半導體基區Pbody和N型半導體漂移區Ndrift做在該N型外延層Nepi表面,所述N型外延層Nepi與襯底Sub之間還具有一 N+埋層NBL ；P型半導體基區Pbody和N型半導體漂移區Ndrift彼此分離，氧化層Oxide覆蓋N型半導體漂移區Ndrift靠近P型半導體基區Pbody部分的表面並覆蓋部分N型外延層Nepi表面。
全文摘要
一種具有ESD保護功能的nLDMOS器件，屬於電子技術領域。本發明在常規nLDMOS器件的漂移區和漏極接觸區之間引入製作低壓器件的P阱與N阱，迫使ESD電流流經器件更深區域，降低ESD應力下的尖峰功率密度，避免電流集中於器件表面，在大幅改善漏端鳥嘴處的可靠性基礎上，改善了器件的散熱均勻性，從而提高了器件ESD保護能力。本發明與Bipolar CMOS DMOS工藝兼容，不會不顯著增加器件成本。
文檔編號H01L29/78GK102790087SQ20121024877
公開日2012年11月21日 申請日期2012年7月18日 優先權日2012年7月18日
發明者何川, 吳道訓, 張波, 樊航, 蔣苓利 申請人:電子科技大學