一種可有效減小壓控振蕩器輸出頻率變化的電路的製作方法
2024-02-13 22:12:15 2
一種可有效減小壓控振蕩器輸出頻率變化的電路的製作方法
【專利摘要】本發明公開了一種可有效減小壓控振蕩器輸出頻率變化的電路，它包括穩壓源（1）、跟隨電路（2）和壓控振蕩器（3），跟隨電路（2）由運算放大器（4）組成；穩壓源（1）的一路輸出與壓控振蕩器（3）的電源端（5）連接，穩壓源（1）的另一路輸出與運算放大器（4）的正電源端相連；運算放大器（4）的同相輸入端（6）連接控制電壓，運算放大器（4）的反相輸入端（7）與運算放大器（4）的輸出端（8）相連接，輸出端（8）與壓控振蕩器（3）的控制電壓端（9）連接。本發明可以有效減小VCO中兩個可變電容兩端的電壓受LDO輸出電壓波動的影響，減小VCO輸出pushing；電路結構簡單且實現方便；電路設計及製造成本低，進一步保障了產品市場競爭力。
【專利說明】—種可有效減小壓控振蕩器輸出頻率變化的電路
【技術領域】
[0001]本發明涉及一種可有效減小壓控振蕩器輸出頻率變化的電路。
【背景技術】
[0002]隨著集成電路技術的快速發展，為無線收發機系統高度集成提供了可能。集成的壓控振蕩器VCO和頻率合成器是無線收發機系統中非常重要和關鍵的部件。頻率合成技術，就是將一個(或多個)基準頻率變換成一個(或多個)合乎質量要求的所需頻率的技術，實現頻率合成的電路或組件叫做頻率合成器。
[0003]目前，隨著集成度的提高，已經將壓控振蕩器VCO置於晶片中，構成頻率源；由於目前置於晶片中的LC VCO類結構的電源抑制比較差，導致LC VCO的輸出頻率會隨著電源的波動而出現變化(在單位電源電壓波動範圍內，LC VCO輸出頻率的變化值被稱為Pushing), Pushing值越小，代表在電源波動的條件下，VCO輸出信號頻率變化越小。
[0004]為了保證系統工作的穩定性，必須要保持VCO輸出頻率的穩定性。目前，傳統減小VCO輸出pushing的方法多是通過內部做基準電路或LDO電路等來實現，然而，增加基準電路和LDO電路在工藝上的要求非常聞，這將大大提聞系統成本，考慮到消費類廣品的價格成本因素，這類傳統產品的市場競爭力較差。
【發明內容】
[0005]本發明的目的在於克服現有技術的不足，提供一種電路結構簡單，實現方便，且可以降低LDO輸出電壓波動對VCO輸出頻率所造成的影響的可有效減小壓控振蕩器輸出頻率變化的電路。
[0006]本發明的目的是通過以下技術方案來實現的:一種可有效減小壓控振蕩器輸出頻率變化的電路，它包括穩壓源、跟隨電路和壓控振蕩器，跟隨電路由運算放大器組成；穩壓源的一路輸出與壓控振蕩器的電源端連接，穩壓源的另一路輸出與運算放大器的正電源端相連；運算放大器的同相輸入端連接控制電壓，運算放大器的反相輸入端與運算放大器的輸出端相連接，運算放大器的輸出端與壓控振蕩器的控制電壓端連接。
[0007]穩壓源、壓控振蕩器及運算放大器共地。
[0008]本發明的有益效果是:
1)LDO輸出電壓分別為運算放大器和VCO核心模塊供電，且LDO、VCO及運算放大器共地，在LDO輸出電壓略有波動時，電壓波動對可變電容兩端產生幾乎同樣的影響，兩者相互近似抵消，可以有效減小VCO中兩個可變電容兩端的電壓受LDO輸出電壓波動的影響，減小VCO 輸出 pushing ；
2)在PLL環路中加一個用運算放大器結成的跟隨電路，使控制電壓Vtune首先通過運算放大器構成的跟隨後再接到VCO作為控制電壓，電路結構簡單且實現方便；
3 )電路設計及製造成本低，進一步保障了產品市場競爭力。
【專利附圖】
【附圖說明】
[0009]圖1為本發明應用到頻率合成器環路中的結構示意圖；
圖2為本發明電路結構7]^意圖；
圖中，1-穩壓源，2-跟隨電路，3-壓控振蕩器，4-運算放大器，5-電源端，6-同相輸入端，7-反相輸入端,8-輸出端,9-控制電壓端。
【具體實施方式】
[0010]下面結合附圖進一步詳細描述本發明的技術方案，但本發明的保護範圍不局限於以下所述。
[0011]如圖1所示，在PLL鎖相環中加一個用運算放大器4接成的跟隨電路，PLL鎖相環由鑑相器PFD_CP、二階濾波器、運算放大器4、壓控振蕩器VC03和N分頻器組成，鑑相器PFD_CP的一個輸入端連接基準電源Vref，鑑相器PFD_CP的輸出端通過二階濾波器與運算放大器4的同相輸入端6連接，運算放大器4的反相輸入端7與運算放大器4的輸出端8相連接，運算放大器4的輸出端8與壓控振蕩器VC03連接，壓控振蕩器VC03的頻率輸出與N分頻器的輸入連接，N分頻器的輸出與鑑相器PFD_CP的另一個輸入端相連。
[0012]如圖2所示，一種可有效減小壓控振蕩器輸出頻率變化的電路，它包括穩壓源LD01、跟隨電路2和壓控振蕩器VC03，跟隨電路2由運算放大器4組成；穩壓源LDOl的一路輸出與壓控振蕩器VC03的電源端5連接，穩壓源LDOl的另一路輸出與運算放大器4的正電源端相連；運算放大器4的同相輸入端6連接控制電壓Vtune，運算放大器4的反相輸入端7與運算放大器4的輸出端8相連接，運算放大器4的輸出端8與壓控振蕩器VC03的控制電壓端9連接。穩壓源LD01、壓控振蕩器VC03及運算放大器4共地。
[0013]壓控振蕩器VC03主要包括四個MOS管、兩個對稱的可變電容、兩個電感和電流源，集成的片上電感的兩端分別連接壓控振蕩器VC03的兩個輸出端，一個可變電容的一端連接到壓控振蕩器VC03的一個輸出端，另一個可變電容的一端連接到壓控振蕩器VC03的另一個輸出端，兩個MOS管通過交叉耦合實現負阻提供能量使得電感和可變電容組成的LC迴路振蕩，通過改變可變電容的電容值，可獲得不同的壓控振蕩器VC03的輸出頻率。
[0014]在穩壓源LDOl輸出電壓略有波動時,壓控振蕩器VC03中的第一可變電容和第二可變電容兩端的電壓受穩壓源LDOl輸出電壓波動的影響較小，從而使壓控振蕩器VC03輸出信號頻率隨穩壓源LDOl輸出電壓波動變化較小，減小該壓控振蕩器VC03的輸出信號Pushing。由於穩壓源LDOl的輸出電壓分別給運算放大器4和壓控振蕩器VC03核心模塊供電，穩壓源LD01、壓控振蕩器VC03及運算放大器4共地，當穩壓源LDOl的輸出電壓波動時，會影響到運算放大器4的輸出電壓C，也會分別影響到第一可變電容的端電壓a和第二可變電容的端電壓b。對於第一可變電容，穩壓源LDOl輸出電壓的波動會分別影響位於其兩端的電壓c和電壓a，因為運算放大器4和壓控振蕩器VC03共電源共地，所以穩壓源LDOl輸出電壓的波動對第一可變電容的兩端產生幾乎同樣的影響，而兩者可以互相近似抵消，從而減小第一可變電容的電容值隨穩壓源LDOl輸出電壓波動產生的變化；同樣地，對於第二可變電容，穩壓源LDOl輸出電壓的波動會分別影響位於其兩端的電壓c和電壓b，因為運算放大器4和壓控振蕩器VC03共電源共地，所以對第二可變電容的兩端產生幾乎同樣的影響，而兩者可以互相近似抵消，從而減小第二可變電容的電容值隨穩壓源LDOl輸出電壓波動產生的變化。
【權利要求】
1.一種可有效減小壓控振蕩器輸出頻率變化的電路，其特徵在於:它包括穩壓源(I)、跟隨電路(2)和壓控振蕩器(3)，跟隨電路(2)由運算放大器(4)組成； 穩壓源(I)的一路輸出與壓控振蕩器(3)的電源端(5)連接，穩壓源(I)的另一路輸出與運算放大器(4)的正電源端相連；運算放大器(4)的同相輸入端(6)連接控制電壓，運算放大器(4)的反相輸入端(7)與運算放大器(4)的輸出端(8)相連接，運算放大器(4)的輸出端(8)與壓控振蕩器(3)的控制電壓端(9)連接。
2.根據權利要求1所述的一種可有效減小壓控振蕩器輸出頻率變化的電路，其特徵在於:所述的穩壓源(I )、壓控振蕩器(3 )及運算放大器(4 )共地。
【文檔編號】H03L7/099GK104135279SQ201310158258
【公開日】2014年11月5日 申請日期:2013年5月2日 優先權日:2013年5月2日
【發明者】李旺 申請人:成都國騰電子技術股份有限公司