數據處理引擎的製作方法

2023-10-11 21:19:04

專利名稱：：數據處理引擎的製作方法
技術領域：
：本發明涉及一種數據端序控制機制，特別涉及一種數據處理引擎。
背景技術：
：傳統的數據處理引擎(例如一般用途的微處理器)可存取至少一地址空間。每一地址空間可用來存取存儲器或I/O裝置，或兩者皆可。通過不同的讀取/儲存指令可分辨存儲器和I/O裝置的地址空間。例如，Loadmemory指令用來存取存儲器地址空間，而LoadIO指令用來存取I/O地址空間。另外也可根據實體地址空間片段(無地址轉換)或虛擬地址空間片段(有地址轉換)來分辨存儲器和I/O裝置的地址空間。上述每一片段具有不同的地址範圍。計算機結構領域中，」數據端序」這個詞是用以將字節數據的一序列置入一終點(destination)儲存處(例如寄存器、存儲器或數據總線)的數據字節次序，終點儲存處具有超過一字節的數據寬度。大端序次序和小端序次序最常見。圖1是表示大端序字節次序和小端序字節次序的傳統概念的一示意圖。圖1示出了一小端序字節次序110、一大端序字節次序120及用來儲存數據字節DO-Dll的一存儲器150。根據小端序字節次序110，來自存儲器150的最低地址的數據字節DO被置於終點儲存處的最低有效字節(LSB)，而朝著終點儲存處的最高有效方向放置具有較高地址的數據字節。根據大端序字節次序120，來自存儲器150的最低地址的數據字節DO被置於終點儲存處的最高有效字節(MSB)，朝著終點儲存處的最低有效方向放置具有較高地址的數據字節。由於硬體實現的差異，不同的地址空間可使用不同的數據端序。例如，個人電腦(PC)使用小端序字節次序，而網路通訊使用大端序字節次序。因此需要端序轉換。儲存數據的端序轉換是指數據被轉換至不同儲存場所，而且來源和終點場所使用不同數據大小單位時，數據字節次序的轉換。例如，一個32比特寄存器和一個以字節為單位來定址(byte-addressable)的存儲器之間的數據轉換，就需要數據端序轉換。數據端序決定32-bit寄存器的哪個字節(最低有效字節或最高有效字節)要被寫入至或被讀取自存儲器的第一字節地址。支持雙向端序數據處理的數據處理引擎使用下列其中一種機制來控制數據端序轉換。第一種控制機制是分開的兩組讀取/儲存指令。一組指令用來執行大端序讀取/儲存的操作，而另一組用來執行小端序讀取/儲存的操作。第二種控制機制是特定的端序轉換指令。當數據儲存於一寄存器，一組特定指令可用來轉換此數據的端序。第三種控制機制利用一專屬的軟體可寫入(software-programmable)的端序控制寄存器來決定所有讀取/儲存操作的端序。控制寄存器儲存一個比特，其值決定所有讀取/儲存操作的當前端序。軟體能更改此比特值以切換於大端序字節次序和小端序字節次序之間。第四種控制機制是用分開的實體地址範圍對應不同端序。其中一些地址範圍用於大端序讀取/儲存的存取，而另一些地址範圍用於小端序讀取/儲存的存取。例如，地址範圍OOOOh-BFFFh被分配給小端序且地址範圍COOOh-FFFFh被分配給大端序，其中最後的"h"表示十六進位制的數字。上述的全部傳統控制機制以同樣方式處理存儲器和I/O裝置的地址空間。這些傳統控制機制並不特別區分存儲器地址空間和I/O地址空間。
發明內容據此，本發明提供一種具有整合性數據端序控制機制的數據處理引擎。此數據處理引擎儲存多個可程序化的端序控制比特。利用端序控制比特的狀態，每個地址空間類型的數據端序能被獨立地設定。每個數據轉移的地址空間類型可由指令的類型、地址空間的範圍或地址空間的屬性來決定。此控制機制的特徵是更有彈性的數據端序管理和更簡單的軟體開發。本發明提供一種數據處理引擎。數據處理引擎包括一端序寄存器、一端序控制裝置和一字節交換器。端序寄存器儲存多個端序控制比特。每一端序控制比特標示允許數據處理引擎存取的地址空間的一類型的預設數據端序。地址空間的類型可如一存儲器空間和一裝置空間般簡單，或如多個存儲器空間和多個裝置空間般複雜。每個端序控制比特處於一大端序狀態或一小端序狀態。端序控制裝置連接至端序寄存器。端序控制裝置根據端序控制比特和被數據處理引擎執行的一指令來提供一端序信號。端序信號處於大端序狀態或小端序狀態。字節交換器連接至端序控制裝置。字節交換器傳送被指令使用或產生的數據，且當數據的字節次序不符合端序信號的狀態時，改變數據的字節次序。當一預決條件為真，數據處理引擎將端序控制比特存入一儲存裝置，例如一程序狀態字寄存器(processstatuswordregister)，將預設值載入端序寄存器以作為新端序控制比特，執行一預決程序，並從儲存裝置回復先前端序控制比特至端序寄存器。例如，預決條件可為一例外的發生且預決程序可為例外處理程序(exceptionhandler)0數據處理引擎還可包括一空間解碼器。空間解碼器連接至端序控制裝置。空間解碼器解碼指令和/或其相關地址，並基於解碼結果提供一解碼器信號。解碼器信號決定地址空間的一類型且端序控制裝置使用它以選取並輸出對應已決地址空間類型的端序控制比特以作為端序信號。數據處理引擎還可建立用於地址空間的每一片段的多個屬性，其中屬性代表更多地址空間的微調類型。端序控制裝置可根據地址空間屬性來輸出端序信號。這些屬性的種類可被建立於虛擬地址空間層(level)或實體地址層(level)或兩者。屬性可決定至少，但不限於，相關地址空間片段的可緩存性(cacheability)、可暫存性(bufferability)和可接合性(coalesceability)的至少其中之一。地址空間屬性的組合值可對應地址空間的類型之一，且端序控制裝置可輸出對應地址空間的一類型的端序控制比特以作為端序信號。地址空間的每一片段還可包括處於大端序狀態、小端序狀態或一禁能狀態的一端序選取屬性。在此，當端序選取屬性處於大端序狀態或小端序狀態，端序控制裝置根據端序選取屬性的狀態輸出端序信號。當端序選取屬性處于禁能狀態，端序控制裝置根據地址空間屬性的組合值來輸出端序信號。指令可為多個軟體可程序指令的一指令或可為執行載入或儲存操作從或至一地址的一當前程序的一些隱含(implicit)硬體操作，且端序控制比特、地址空間屬性及端序選取屬性與當前程序一起進行背景切換(context-switch)。當指令存取同時越過一第一和一第二地址空間的一數據，且第二地址空間的多個地址高於第一地址空間的多個地址，端序控制裝置可輸出對應第一地址空間或第二地址空間的端序控制比特，但並非同時對應兩者，以作為端序信號。或者，數據處理引擎可因此產生一例外。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。圖1是表示大端序字節次序和小端序字節次序的傳統概念的一示意圖；圖2是根據本發明的一實施例示出的用以建立一數據端序控制機制的一數據處理引擎的一部分的示意圖；圖3是根據本發明的另一實施例示出的用以建立另一數據端序控制機制的另一數據處理引擎的一部分的示意圖；圖4是一種用以控制被圖3中的端序控制裝置執行的控制數據端序的方法的一流程圖。附圖中主要元件符號說明110-小端序字節次序；120-大端序字節次序；150-存儲器；210-端序寄存器；220-端序控制比特；230-預設值；240-空間解碼器；245-解碼器信號；250-端序控制裝置；255-端序信號；260-寄存器縱列；270-讀取/儲存單元；280-字節交換器；340-屬性；350-端序控制裝置；360-屬性提供器；410470-步驟。具體實施例方式圖2是根據本發明的一實施例示出的用以建立一數據端序控制機制的一數據處理引擎的一部分的示意圖。數據處理引擎包括一端序寄存器210、空間解碼器240、一端序控制裝置250、寄存器縱列260和讀取/儲存單元270。讀取/儲存單元270包括一字節交換器280。讀取/儲存單元可為數據處理引擎的標準(regular)功能單元，其執行由此引擎的使用者所程序化的讀取/儲存指令，或是被引擎操作的一種隱含數據移動功能，以存取某些非指令(non-instruction)的特定數據，例如轉換後備(look-aside)緩衝(buffer)數據或除蟲(debugging)數據。端序寄存器210儲存多個端序控制比特220。每一端序控制比特220標示允許該數據處理引擎存取的多個地址空間的一類型的一預設數據端序。每一端序控制比特220處於一大端序狀態或一小端序狀態。例如，比特值1可代表大端序狀態且比特值0可代表小端序狀態。另外，比特值1可代表小端序狀態且比特值0可代表大端序狀態。空間解碼器240解碼被數據處理引擎執行的指令及/或其相關地址，並基於解碼結果來提供一解碼器信號245。解碼器信號245的每一個值決定地址空間的一類型。端序控制裝置250連接至端序寄存器210及空間解碼器240。端序控制裝置250輸出對應由解碼器信號245的值所決定的地址空間的類型的端序控制比特以作為端序信號255。與端序控制比特220相似，端序信號255處於大端序狀態或小端序狀態。寄存器縱列260包括數據處理引擎的多個內部寄存器。讀取/儲存單元270處理寄存器縱列260的內部寄存器和地址空間之間的讀取/儲存操作。數據處理引擎的地址空間可用來存取緩存(cache)、局部(local)存儲器，或連接外部存儲器或I/O裝置的寄存器的總線接口。字節交換器280連接至端序控制裝置250、寄存器縱列260及上述被地址空間存取的硬體部件。字節交換器280發送被寄存器縱列260的內部寄存器和上述硬體部件之間的操作所使用或產生的數據。此外，當該數據的字節次序不符合端序信號255的狀態時，字節交換器280則更改數據的字節次序。為了有效地控制數據端序，字節交換器280知道所有的內部寄存器、緩存、局部存儲器、外部存儲器和I/O裝置的硬體應用，其包括最高有效字節和最低有效字節的位置。因此，字節交換器280能決定數據字節次序是否符合端序信號255。端序控制比特220的狀態可被數據處理引擎執行的軟體設定。由於地址空間的每一類型的數據端序被對應的端序控制比特控制，地址空間的每一類型的數據端序可獨立地被控制。例如，地址空間的一類型可用來存取連接至數據處理引擎的存儲器，而地址空間的另一類型而可用來存取連接至數據處理引擎的I/O裝置的寄存器。由於此配置，軟體能根據不同的規則來控制存儲器地址空間和I/O地址空間的數據端序。可用指令類型或地址範圍來區別地址空間的類型。當此區別是基於指令類型，數種指令的集合(或類型)的可用來存取地址空間的一類型。空間解碼器240根據指令的集合/類型來提供解碼器信號245。當此區別是基於地址範圍，地址空間的一類型被分配給一地址範圍，而數個地址範圍可被設定為同樣地址空間類型。在此，空間解碼器240根據被指令存取的地址空間類型來提供解碼器信號245。解碼器信號245決定地址空間的類型，其地址範圍包括被指令存取的存儲器地址。端序寄存器210接收多個預設值230。每個端序控制比特220具有一對應的預設值230。當一預決條件為真，數據處理引擎將端序控制比特存入一暫時儲存裝置(未示出)，用預設值230取代端序控制比特220，執行一預決(predetermined)程序，並從暫時儲存裝置回復先前端序控制比特220至端序寄存器210。例如，預決條件可為硬體重設、例外、陷阱(trap)、錯誤或中斷的發生，使數據處理引擎進入一超級使用者(superuser)或特許狀態，或類似的已知狀態。預決程序可為例外、陷阱、錯誤或中斷的處理程序。超級使用者狀態或特許狀態中，端序控制比特220得為常數控制值以確保正確的系統行為。預設值230在超級使用者狀態或特許狀態中提供常數控制值。更可利用數據處理引擎晶片的外部接腳選擇來設定預設值230，因此能通過數據處理引擎晶片被安裝的電路版的跳線(jumper)調整預設值230。—些罕見的情況中，指令的讀取/儲存操作存取同時越過兩個地址空間的一數據。例如，被存取的數據字(word)可延展，越過一地址空間片段的邊界而進入另一地址空間片段。在此，空間解碼器240可輸出解碼器信號245以選取具有較低地址或較高地址的地址空間片段，端序控制裝置250分別輸出對應具有較低地址或較高地址的地址空間片段的唯一(unique)端序控制比特以作為端序信號255。另外，若有一應用不打算在解碼器中處理這個情況，空間解碼器240可產生一例外。圖3是根據本發明的另一實施例示出的用以建立另一數據端序控制機制的另一數據處理引擎的一部分的示意圖。圖2中的空間解碼器240和端序控制裝置250分別被屬性提供器360和端序控制裝置350取代。屬性提供器360和端序控制裝置350互相連接。圖3中的其他部件與圖2中的相同。在圖3的實施例中，被數據處理引擎存取的地址空間片段被分為實體地址空間或虛擬地址空間的片段。每個片段與至少一地址空間屬性和一端序選取屬性相關。地址空間屬性可決定相關地址空間片段的可緩存性(cacheability)、可暫存性(buffertility)和可接合性(coalesceability)，或用於標準讀取/儲存操作的其他能力限制(現有技術，故在此不再贅述)。端序選取屬性處於大端序狀態、小端序狀態或一禁能狀態。屬性提供器360可儲存一表格(table)，其包括所有地址空間片段的地址空間屬性和端序選取屬性。當數據處理引擎執行一指令，屬性提供器360解碼指令並基於解碼結果來查詢上述表格。屬性提供器360提供對應被指令存取的地址空間片段的地址空間屬性和端序選取屬性以作為屬性340，並給端序控制裝置350。端序控制裝置350根據屬性340而輸出端序控制比特220之一以作為端序信號255。圖4是一種用以控制被圖3中的端序控制裝置執行的控制數據端序的方法的一流程圖。第一，確認被指令存取的地址空間片段的端序選取屬性是否處于禁能狀態(步驟410)。當端序選取屬性不處于禁能狀態，確認端序選取屬性處於大端序狀態或小端序狀態(步驟450)。當端序選取屬性處於大端序狀態，端序控制裝置350輸出端序信號255處於大端序狀態(步驟460)。當端序選取屬性處於小端序狀態，端序控制裝置350輸出端序信號255處於小端序狀態(步驟470)。回到步驟410，當端序選取屬性處于禁能狀態，端序控制裝置350根據上述地址空間屬性的組合值(combinedvalue)來輸出端序信號255，其決定被當前指令存取的地址空間片段的可緩存性(cacheability)、可暫存性(bufferability)及/和可接合性(coalesceability)(步驟430)。例如，不可緩存(non-cacheable)、不可緩衝(non-bufferable)禾口不可接合(non-coalesceable)是地址空間屬性的一組合值，而可緩存(cacheable)、可緩衝(bufferable)和可接合(coalesceable)是地址空間屬性的另一組合值。每個地址空間屬性具有一同意(affirmative)狀態和一否定(negative)狀態。總的來說，有八種二進位狀態的組合，其對應八種地址空間屬性的組合值。八種組合值的每一種代表允許數據處理引擎存取的地址空間的一類型。當數據處理引擎執行一指令且此指令執行一讀取/儲存操作，端序控制裝置350接收被讀取/儲存操作存取的地址空間片段的地址空間屬性。地址空間屬性的組合值被用來選取端序控制比特220之一。據此，端序控制裝置350輸出對應上述組合值的端序控制比特以作為端序信號255。一簡單的例子為，當只使用兩個端序控制比特，則施加第一端序控制比特至具有不可緩#(non_cacheable)、不可緩7中(non-bufferable)禾口不可(non-coalesceable)屬性的地址空間的一片段，而施加第二端序控制比特至具有其他屬性組合值的地址空間的另一片段。一般應用中，地址空間屬性可被作業系統(operatingsystem)或甚至其他應用軟體設定，以控制每個地址空間片段的數據端序。用以選取端序控制比特的屬性是否與實體地址空間或虛擬地址空間相關是取決於數據處理引擎的地址轉換功能。當地址轉換功能被禁能，讀取/儲存操作是基於實體地址，而使用實體地址片段的屬性。當地址轉換功能被使能，讀取/儲存操作是基於虛擬地址，而使用虛擬存儲器片段的屬性。根據相關地址空間屬性的組合值，每一端序控制比特220代表一地址空間的類型的預設數據端序。端序選取屬性可用來覆蓋用於每一單獨的地址空間片段的預設數據端序。換言之，端序控制比特220提供粗調(coarse-grained)數據端序控制，而地址空間片段的端序選取屬性提供微調(fine-grained)數據端序控制。在本發明的其他實施例中，可忽略端序選取屬性以提供一簡化(simplified)數據端序控制機制。在一多重程序(multi-process)電腦中，背景切換(context-switching)是常見的且必要的(mandatory)。端序控制比特、地址空間屬性和端序選取屬性全部皆可與被數據處理引擎執行的當前程序一起做背景切換。當作業系統切換至另一程序，端序控制比特、地址空間屬性和端序選取屬性可被儲存至當前程序的背景。當作業系統切換回當前程序，端序控制比特、地址空間屬性和端序選取屬性可從當前程序的背景中被回復。最後應說明的是以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。權利要求1.一種數據處理引擎，包括一端序寄存器，儲存多個端序控制比特，其中每一端序控制比特標示允許該數據處理引擎存取的一地址空間一類型的一預設數據端序，每一上述端序控制比特處於一大端序狀態或一小端序狀態；一端序控制裝置，連接至該端序寄存器，根據所述端序控制比特和被該數據處理引擎執行的一指令來提供一端序信號，其中該端序信號處於該大端序狀態或該小端序狀態；以及一字節交換器，連接至該端序控制裝置，傳送被該指令使用或產生的一數據，且當該數據的一字節次序不符合該端序信號的該狀態時，該字節交換器則改變該數據的該字節次序。2.根據權利要求1所述的數據處理引擎，其中當一預決條件為真，該數據處理引擎將多個預設值載入該端序寄存器以作為所述端序控制比特。3.根據權利要求2所述的數據處理引擎，其中當該預決條件為真，該數據處理引擎將所述端序控制比特存入一儲存裝置，將所述預設值載入該端序寄存器以作為所述新端序控制比特，執行一預決程序，然後從該儲存裝置回復所述先前端序控制比特至該端序寄存器。4.根據權利要求1所述的數據處理引擎，其中所述地址空間的所述類型的至少一類型被用來存取連接至該數據處理引擎的一存儲器，且所述地址空間的所述類型的至少另一類型被用來存取連接至該數據處理引擎的多個I/O裝置的多個寄存器。5.根據權利要求1所述的數據處理引擎，還包括一空間解碼器，連接至該端序控制裝置，解碼該指令和/或其相關地址，並基於該解碼結果提供一解碼器信號，其中該解碼器信號決定所述地址空間的一類型且該端序控制裝置使用該解碼器信號以選取並輸出對應該已決地址空間類型的該端序控制比特以作為該端序信號。6.根據權利要求5所述的數據處理引擎，其中該空間解碼器根據該指令的一類型來提供該解碼器信號。7.根據權利要求5所述的數據處理引擎，其中該空間解碼器根據被該指令存取的一地址所落入的一範圍來提供該解碼器信號，且該解碼器信號選取包括該地址的該地址範圍的該地址空間的該類型。8.根據權利要求1所述的數據處理引擎，其中該指令存取一地址空間片段中的一地址，該地址空間片段包括多個地址空間屬性，該端序控制裝置根據所述地址空間屬性來輸出該端序信號。9.根據權利要求8所述的數據處理引擎，其中所述地址空間屬性的一組合值對應所述地址空間的所述類型之一，且該端序控制裝置輸出對應所述地址空間的該類型的該端序控制比特以作為該端序信號。10.根據權利要求8所述的數據處理引擎，其中該地址空間片段是一實體地址片段或一虛擬地址片段。11.根據權利要求8所述的數據處理引擎，其中所述地址空間屬性決定該地址空間片段的可緩存性、可暫存性和可接合性的至少其中之一。12.根據權利要求8所述的數據處理引擎，其中該地址空間片段還包括處於該大端序狀態、該小端序狀態或一禁能狀態的一端序選取屬性；當該端序選取屬性處於該大端序狀態或該小端序狀態，該端序控制裝置根據該端序選取屬性的該狀態來輸出該端序信號；當該端序選取屬性處於該禁能狀態，該端序控制裝置根據所述地址空間屬性輸出該端序信號。13.根據權利要求12所述的數據處理引擎，其中該指令是一當前程序的多個指令之一，且所述端序控制比特、所述地址空間屬性及該端序選取屬性與該當前程序一起進行背景切換。14.根據權利要求1所述的數據處理引擎，其中當該指令同時存取所述地址空間的一第一地址空間及一第二地址空間，且該第二地址空間的地址高於該第一地址空間的地址，該端序控制裝置則輸出對應該第一地址空間或該第二地址空間的該端序控制比特，但並非同時對應兩者，以作為該端序信號，或該數據處理引擎產生一例外。全文摘要本發明提供了一種數據處理引擎。數據處理引擎包括一端序寄存器、一端序控制裝置和一字節交換器。端序寄存器儲存多個端序控制比特。每一端序控制比特標示允許數據處理引擎存取的地址空間的一類型的預設數據端序。每個端序控制比特處於一大端序狀態或一小端序狀態。端序控制裝置連接至端序寄存器。端序控制裝置根據端序控制比特和被數據處理引擎執行的一指令來提供一端序信號。端序信號處於大端序狀態或小端序狀態。字節交換器連接至端序控制裝置。字節交換器發送被指令使用或產生的數據，且當數據的字節次序不符合端序信號的狀態時，改變數據的字節次序。文檔編號G06F9/30GK102033734SQ20101012135公開日2011年4月27日申請日期2010年2月23日優先權日2009年10月7日發明者賴吉昌申請人:晶心科技股份有限公司