鏈式svg多功率單元串聯的fpga控制裝置的製作方法

2023-05-06 06:58:21 1

專利名稱：鏈式svg多功率單元串聯的fpga控制裝置的製作方法
技術領域：
本實用新型屬於電氣自動化控制技術領域，具體涉及一種鏈式SVG多功率單元串聯的FPGA控制裝置。
背景技術：
隨著微電子設計技術與工藝的發展，可編程邏輯器件逐步代替了數字集成電路。而現場可編程門陣列的邏輯器件FPGA的出現，因其超大規模集成、高速、低功耗等優點被應用到了工業領域。鏈式靜止無功發生器SVG中因使用了 FPGA高速、引腳豐富和片內存儲容量大而與數位訊號處理器DSP配合使用，實現系統的分布式控制方案。這種設計方案的實現，不僅大大降低了硬體電路的體積和成本，同時也在軟體開發上增加了靈活性。
發明內容本實用新型是基於鏈式靜止無功發生器中，使用FPGA與兩片DSP的組合，實現數據、指令交換，信號濾波處理、單極倍頻CPS-SPWM載波移相以及脈寬調製PWM編碼等。為達到上述目的，本實用新型專利的技術方案如下:鏈式SVG多功率單元串聯的FPGA控制裝置是，由可編程門陣列的邏輯器件FPGA和數位訊號處理器DSPl及DSP2組成的，其特徵是:可編程門陣列的邏輯器件FPGA分別與數位訊號處理器DSPl及DSP2電信號連接。所述的FPGA採用總線接收數據RAM緩存方式，接收36個單元的調製波數據和相應指令，並對這些信號進行濾波、糾錯、控制和處理，而後分給三相的控制單元進行載波移相，經載波移相生成的脈寬調製PWM波通過調製編碼下發給各個功率單元。本發明專利還有這樣一些技術特徵:1、軟體編程實現片內雙口 RAM中數據的雙向傳輸以及其他判斷應用。2、FPGA中採用邏輯分析儀實時在線數據觀測和記錄。3、PWM編碼光纖傳輸提高信號速度和質量，保證了控制信號傳達的可靠性。4、控制方法先進、成熟，在鏈式靜止無功發生器設備上應用運行穩定可靠、性能良好。

:圖1為鏈式靜止無功發生器系統結構主電路拓撲圖；圖2為FPGA中RAM與DSP1、DSP2晶片的信號連接框圖；圖3為鏈式靜止無功發生裝置中FPGA控制方法總體框圖。
具體實施方式
以下結合附圖對本實用新型作更詳細的說明:一種鏈式SVG多功率單元串聯的FPGA控制裝置，是由可編程門陣列的邏輯器件FPGA和數位訊號處理器DSPl及DSP2組成的，可編程門陣列的邏輯器件FPGA分別與數位訊號處理器DSPl及DSP2電信號連接，FPGA採用總線接收數據RAM緩存方式，接收36個單元的調製波數據和相應指令，並對這些信號進行濾波、糾錯、控制和處理，而後分給三相的控制單元進行載波移相，經載波移相生成的脈寬調製PWM波通過調製編碼下發給各個功率單
1、鏈式SVG主電路拓撲附圖1為補償容量為25kvar的SVG主電路拓撲圖，此主電路由12個功率單元組成，每相12個單元串聯而成，三相分別經過電抗器併入電網。每個單元採用H橋結構，在FPGA控制中實現三相各個單元輸出三電平，每相各單元輸出相位不同的電平疊加，使得每相最終輸出為多電平，因減少了諧波，在併網後裝置補償效果較好。2、鏈式SVG控制器FPGA控制方法(I).RAM存儲數據濾波處理附圖2為FPGA中RAM與DSP1、DSP2晶片的信號連接的框圖，在FPGA中，控制方法分出三塊RAM作為與兩片DSP數據交換使用，在附圖2中詳細的描述了 FPGA與DSP1、DSP2晶片的信號連接，以及FPGA內部存儲DSP數據的RAM信號連接方式。所述的FPGA與DSPl信號連接，主要是16位的數據總線D(TD15、8位的地址總線Α(ΓΑ7、片選讀寫信號線XZCSO/XRD/XWE以及控制信號線ΤΖ1 ΤΖ4 ;所述的FPGA與DSP2信號連接，是16位的數據總線D0 D15、8位的地址總線Α(ΓΑ7、片選讀寫信號線XZCS0/XRD/XWE以及控制信號線ΤΖ1 ΤΖ4 ；在FPGA其內部是通過地址總線Α(ΓΑ7和數據總線q_out[15..0]和FPGA_in[15..0]傳導DSPl發來的輸出以及發往DSPl、DSP2的數據，FPGA中RAM根據DSP送來的數據量分配不同的存儲空間。附圖3體現了 SVG裝置上FPGA控制方法實施的總體設計方案的總體框圖，FPGA對接收到的DSP數據和指令的處理，通過總線數據分離模塊送入A、B、C三相正弦波匯總模土夾，根據FPGA與DSP通信的協議從FPGA的RAM中讀取出數據DATA2 DATA37，按照各相存儲位置進行濾波後寄存並發送給A、B、C三相數據糾錯模塊。檢錯通過後，將數據分別送給各相的SPWM算法模塊，與移相載波進行比較，輸出PWM波。上述輸出的PWM波形並不是到底層功率單元的最終信號，因為大功率器件電磁幹擾和傳輸距離的可靠性緣故，經上層FPGA到底層單元的信號需要光纖傳送，將針對H橋的4個絕緣柵雙極型電晶體IGBT控制信號PWM按不同頻率進行調製編碼，再由一根光纖統一下發到功率單元中，此時下發的控制信號就由DATAl中的指令來操作。(2).單極倍頻 CPS-SPWM 生成 PWM附圖3中A、B、C三相正弦波脈寬調製SPWM控制模塊是本設計中的一個特點，即單極倍頻式載波移相PWM，其控制方法為:針對H橋的功率單元模塊，對於每相12個功率單元，將它們的2X12個三角載波依次移相π/12度，然後與同一個正弦調製波進行比較，產生出2 X 12組PWM脈衝控制信號，分別驅動12個功率單元的左右橋臂，當三角載波比為整數時，倍頻式載波移相控制法下的輸出電壓不含偶次諧波，且最低次諧波就是2X12XF (F為載波比)次的載波諧波及其附近邊頻諧波本設計中，載波生成的幅值和頻率進行了公式的參數化設計，如下式:[0024]
權利要求1.鏈式SVG多功率單元串聯的FPGA控制裝置，是由可編程門陣列的邏輯器件FPGA和數位訊號處理器DSPl及DSP2組成的，其特徵是:可編程門陣列的邏輯器件FPGA分別與數位訊號處理器DSPl及DSP2電信號連接。
2.根據權利要求1所述的鏈式SVG多功率單元串聯的FPGA控制裝置，其特徵在於:所述的FPGA採用總線接收數據RAM緩存方式，接收36個功率單元的調製波數據和相應指令，並對這些信號進行濾波、糾錯、控制和處理，而後分給三相的控制單元進行載波移相，經載波移相生成的脈寬調製PWM波通過調製編碼下發給各個功率單元。
專利摘要本設計是基於鏈式靜止無功發生器中，使用FPGA與兩片DSP的組合，實現數據、指令交換，信號濾波處理、單極倍頻CPS-SPWM載波移相以及脈寬調製PWM編碼等，鏈式SVG多功率單元串聯的FPGA控制裝置是由可編程門陣列的邏輯器件FPGA和數位訊號處理器DSP1及DSP2組成的，FPGA採用總線接收數據RAM緩存方式，接收36個單元的調製波數據和相應指令，並對這些信號進行濾波、糾錯、控制和處理，而後分給三相的控制單元進行載波移相，經載波移相生成的脈寬調製PWM波通過調製編碼下發給各個功率單元。本設計能夠實現SVG的串聯多單元控制模式,並且能夠達到動態補償功能。
文檔編號H02J3/18GK203014384SQ20122067609
公開日2013年6月19日 申請日期2012年12月10日 優先權日2012年12月10日
發明者何建華, 孫敬華, 陳晨, 王瑞艦, 肖心凱, 劉震, 劉振中, 郎帥, 杜麗, 關微, 胡麗剛, 李春梅 申請人:哈爾濱九洲電氣股份有限公司