用做測試裝置的多金屬層sram存儲器的製作方法
2023-04-24 05:19:51
專利名稱：用做測試裝置的多金屬層sram存儲器的製作方法
技術領域：
本發明涉及半導體製造技術領域，尤其是一種用做測試裝置的多金屬層SRAM(Static Random Access Memory，靜態隨機存取存儲器)存儲器。
背景技術：
在半導體製程中，通常會設計有很多的測試晶片和測試程序用以驗證所生產的晶片的品質，隨著技術的發展，現在的半導體晶片已擁有越來越多的金屬層，各金屬層之間的電性連接是否正常是晶片品質的一個重要指標，現有技術中為了提高成品率(yield)一般採用一種具有SRAM結構的測試裝置。但是，目前在0.25μm以下的晶片製程中，通常會有5層以上的金屬內連線層，而現有技術中的標準SRAM只含有3到4層的金屬層，因此這種SRAM不能用於檢測含有多於4層金屬層的晶片；另外，傳統技術不能得到關於所有金屬層之間的介層洞(via)的有效的檢測信號。
現有技術中的SRAM存儲器結構中只有3層或者4層的金屬層，如圖1所示，M1、M2和M3為自下而上的三層金屬層，M1和M2之間有複數個介層洞V1，而M2和M3之間則有複數個介層洞V2，金屬層M1、M2和M3經各自金屬層的圖案化工藝後均被分割為數個片段(segment)，其中同一層中的每兩個片段之間僅通過一個介層洞連接到下下一個金屬層。
發明內容
本發明的目的就是要克服上述現有技術的缺點，提出一種用做測試裝置的多金屬層SRAM存儲器，該RAM存儲器具有N層金屬層的結構，使用於同樣具有N層金屬層的晶片結構中，使得能夠以晶片本身所具有的SRAM存儲器充當測試裝置，從而簡化了測試程序，降低了費用。
為了實現上述目的，本發明的技術方案是一種用做測試裝置的多金屬層SRAM存儲器，設置於一個集成電路晶片內，該SRAM存儲器與該集成電路晶片的其他部分都包括有N層金屬層，其中該SRAM存儲器的每層金屬層之下包括一層介電層，每層介電層包括複數個連接在上下金屬層之間的介層洞；每層金屬層被分割為複數個片段，而每一個片段分別連接上一金屬層的至少一個介層洞及下一金屬層的至少兩個介層洞；最底層金屬層下面的每個介層洞分別連接有一個用於測試該集成電路晶片的位線。
由於本發明的SRAM存儲器設置於一個集成電路晶片內與集成電路晶片內，且兩者具有相同層數的金屬層，從而簡化了測試程序，降低了費用。
圖1為現有技術的SRAM存儲器結構示意圖；圖2為本發明的SRAM存儲器的一個實施例的結構示意圖。
具體實施例方式
以下通過具體實施例對本發明進行詳細說明。
本發明的原理是在一個具有N層金屬內連線層的晶片結構中，設計一個同樣具有N層金屬內連線層的SRAM存儲器結構，其中N為≥2的整數，通常為5層至8層或更多；晶片結構本身的金屬層與SRAM存儲器結構中的金屬層同時形成且相互電性連接，每層金屬層的下面是一層介電層，SRAM存儲器結構中的最底一層金屬層以下連接有複數個位線(bitline)，該複數個位線與每一層金屬層之間有著相互對應的關係，通過對該複數個SRAM位線信號的某一特定部分或全部進行檢測，而推斷出是哪一個介層洞存在問題，最後找到具體的故障所在。當然，本發明的SRAM存儲器除了可用於做測試裝置外，還可具有正常存儲器的功能。
圖2為本發明的SRAM存儲器的一個實施例的結構示意圖，這種結構適用於任何金屬內連線製程技術，如雙鑲嵌製程、銅製程、鎢插塞和鋁內連線製程，等等。假設被測試的半導體集成電路晶片具有8層金屬層，那麼該SRAM存儲器也有8層與晶片的8層金屬層同時形成的金屬層，其中的工藝如前上述如雙鑲嵌製程、銅製程、鎢插塞和鋁內連線製程等等，都是本領域普通技術人員所熟知的，不再贅述。
如圖2所示，該實施例中SRAM存儲器包括自下而上的8層金屬層M1～M8，即N＝8，每層金屬層的下面是一層介電層，共8層金屬層，這8層金屬層之間共有N-1＝7層介電層，每層金屬層經各層的圖案化工藝後均被分割為複數個片段，每層介電層包括複數個連接在上下金屬層之間的介層洞(當然，最上層除外)，具體的設計是每一個片段分別上接1個介層洞而下接2個介層洞。需指出的是，為了簡潔表示起見，圖2沒有將8層結構的所有部分都畫出來，而只給出大約四分之一的結構。
綜上，本發明的SRAM存儲器的結構特點在於，第n層金屬層Mn被圖案化為2N-n個片段，在每層金屬層的每個片段之下分別設置2個介層洞，因此第n層金屬層Mn下面的介層洞數目為2N-n+1個，其中的每個介層洞再下接下一層的一個片段，依次類推；但較為特殊的是其中在最底層即M1層的每個介層洞下分別引出一個位線，以便於獲得測試信號。這樣本實施例中8層結構就共有2N-n+1＝28-1+1＝256個位線信號供檢測。打個形象的比方，若將一個介層洞看做是一條樹枝的話，那麼本SRAM存儲器的介層洞結構就象一個倒置的大樹，每根樹枝分出兩個小樹枝，共有N-1層樹枝，構成了N-1層的樹枝形結構。
當把這種樹枝形結構的SRAM存儲器設置於一個晶片中時，由於晶片其他部分的金屬層是與該SRAM存儲器的金屬層同時、同工藝形成的，因此為了測試該晶片產品的金屬層之間的電性連接質量、並找出故障發生的具體位置，我們首先將該SRAM存儲器的位線施加適當的電壓，然後得到故障發生的可能情形如下若故障發生於V7，因V7共有2個，則有以下兩種情況①若2個V7都有問題，則這2個V7以下的導電肯定是不通的，那麼反映在M1層的位線信號上，我們就可測出所有的位線信號都是不正常的，不正常的位線信號為28-1＝108個；②若只有其中一個V7有問題，則該V7以下的導電肯定是不通的，那麼反映在M1層的位線信號上，我們就可測出對應的位線信號都是不正常的，不正常的位線信號為28-1-1＝64個，具體可根據哪一部分位線不正常而判斷是哪一個V7發生了問題。
在本發明的上述實施例及其附圖中，為了圖示簡潔起見，介層洞是畫在了每個片段的中部位置，但是，本領域的技術人員應該知道只要介層洞與相應的片段存在電性連接，則可位於任何實際位置上；另外，與每個片段相連接的介層洞的數目也不限於只有上接1個下接2個，只要能夠進行測試，則任何數目的介層洞都應在本發明的保護範圍內。
儘管本發明是參照其特定的優選實施例來描述的，但本領域的技術人員應該理解，在不脫離由所附權利要求限定的本發明的精神和範圍的情況下，可以對其進行形式和細節的各種修改。
權利要求
1.一種用做測試裝置的多金屬層SRAM存儲器，設置於一個集成電路晶片內，該SRAM存儲器與該集成電路晶片的其他部分都包括有N層金屬層，其中該SRAM存儲器的每層金屬層之下包括一層介電層，每層介電層包括複數個連接在上下金屬層之間的介層洞；每層金屬層被分割為複數個片段，而每一個片段分別連接上一金屬層的至少一個介層洞及下一金屬層的至少兩個介層洞；最底層金屬層下面的每個介層洞分別連接有一個用於測試該集成電路晶片的位線。
2.如權利要求1所述的SRAM存儲器，其特徵是N是大於或等於2的整數。
3.如權利要求1所述的SRAM存儲器，其特徵是所述金屬層是通過雙鑲嵌製程、銅製程、鎢插塞、或鋁內連線製程製作的。
4.如權利要求1所述的SRAM存儲器，其特徵是N大於或等於8。
全文摘要
一種用做測試裝置的多金屬層SRAM存儲器，設置於一個集成電路晶片內，該SRAM存儲器與該集成電路晶片的其他部分都包括有N層金屬層，其中該SRAM存儲器的每層金屬層之下包括一層介電層，每層介電層包括複數個連接在上下金屬層之間的介層洞；每層金屬層被分割為複數個片段，而每一個片段分別連接上一金屬層的至少一個介層洞及下一金屬層的至少兩個介層洞；最底層金屬層下面的每個介層洞分別連接有一個用於測試該集成電路晶片的位線。由於本發明的SRAM存儲器設置於一個集成電路晶片內與集成電路晶片內，且兩者具有相同層數的金屬層，從而簡化了測試程序，降低了費用。
文檔編號H01L27/11GK1635638SQ20031012297
公開日2005年7月6日 申請日期2003年12月30日 優先權日2003年12月30日
發明者徐建生, 餘興, 寧先捷, 餘自強 申請人:中芯國際集成電路製造(上海)有限公司