布線圖形產生方法
2023-05-23 12:52:31
專利名稱：布線圖形產生方法
技術領域：
本發明涉及半導體集成電路等的布線圖形產生方法。
背景技術：
現有的自動布線圖形產生系統主要著眼於半導體裝置等的高集成化。由此，根據邏輯電路數據等對每個功能塊進行電晶體等的功能元件的配置，其後，用幾個布線層(光掩模上的層)來進行它們的接線。進而，同樣地，也用幾個布線層來進行功能塊間的接線。
雖然在通常情況下，當稠密地配置電晶體等的功能元件時會使半導體裝置或液晶裝置的面積變得最小，但即使是這樣作為布線層設計也有在布線間等作為面積有餘量的情況。另外，在通常的自動布線圖形產生系統中，各布線寬度對每個布線層準備1種線寬數據，並通過固定使用該準備的線寬的布線來產生圖形。但是，在該方法中，由於沒有考慮用於確保布線的長期使用時的電遷移(electromigration)等的可靠性的允許電流密度，因而就產生了在流過較多電流的部分自動布線為細的布線寬度引起的電遷移或發熱等的弊端。因此，例如在特開平4-107953號公報中，公開了通過預先準備負載電流數據等來改變布線寬度的方法。
但是，在現有技術中，儘管在流過較多電流的部分中使布線寬度變寬，對於允許電流密度在只流過較少電流的部分進行使用了用各布線層預先規定的最小尺寸的圖形的產生。因此，在進行該布線圖形產生的部分，與另外作為面積有餘量無關地使用著最小線寬。在最小線寬中為了使圖形寬度較小，就對掩模做成精度提出要求，從而提高了掩模做成成本，由此就導致了半導體裝置等的成本的上升。此外，在最小尺寸中，容易產生在光刻法工序中的由加工餘量度的減少而引發的斷線以及布線寬度變細，並成為降低半導體裝置等的成品率和品質的主要因素。
發明內容
本發明的目的是提供一種如下的布線圖形產生方法分別產生最小線寬的圖形和用最小線間隔規定的圖形，通過對各自中間尺寸產生在實際中使用的圖形，來減少不必要地使用最小線寬，並以高成品率來製造半導體裝置等的布線。
為了達成上述目的，第1發明的布線圖形產生方法是根據像電路圖這樣的電路數據，產生與連接像電晶體、電阻、電容這樣的多個元件間的布線對應的掩模設計的布線圖形，具備產生第一布線圖形的步驟，該第一布線圖形與按照最小線寬的數據的線寬和從最小線寬決定的布線間隔的布線相對應；產生第二布線圖形的步驟，該第二布線圖形與按照最小線間隔的數據的線間隔和從最小線間隔決定的線寬的布線相對應；以及以第一和第二布線圖形為基礎產生第三布線圖形並將第三布線圖形作為掩模設計的布線圖形的步驟，該第三布線圖形與具有第一和第二布線圖形的中間的線寬以及中間的線間隔的布線相對應。
由於根據該結構，通過分別產生最小線寬的第一布線圖形和用最小線間隔規定的第二布線圖形，並產生具有各自中間的線寬和中間的線間隔的第三布線圖形，就不用通過不必要的最小尺寸來形成，因而就能夠使線寬變寬防止斷線等，提高布線的可靠性，同時，還能使線間隔變寬防止短路等。其結果是，能夠實現半導體裝置等的製造成品率和品質的提高。此外，通過使線寬變寬就能夠有效地使用布線用空間的面積，控制掩模做成成本，控制半導體裝置等的成本。
第2發明的布線圖形產生方法是在產生第三布線圖形時，調整邊界線，以使第三布線圖形的邊界線搭在用於掩模做成的電子束描繪用的格柵上。
圖1是本發明實施例中的圖形產生系統的結構圖。
圖2是表示根據本發明的實施例用最小線寬產生的第一布線圖形的圖。
圖3是表示根據本發明的實施例用最小線間隔產生的第二布線圖形的圖。
圖4是表示通過本發明實施例產生的第三布線圖形的圖。
圖5是表示根據本發明的實施例邊界線調整後的第三布線圖形的圖。
圖6是表示根據本發明實施例的邊界線調整後的第三布線圖形的圖。
具體實施例方式
下面，參照附圖來說明本發明的實施例。圖1是本發明實施例中的由計算機和資料庫等構成的布線圖形產生裝置1的系統結構圖。
在圖1中，布線圖形產生裝置1包括第一圖形產生單元10、第二圖形產生單元11、以及第三圖形產生單元12，在其外部或內部(其中圖1表示外部的情況)，具有邏輯電路數據存儲單元2、功能元件圖形數據存儲單元3、最小線寬數據存儲單元4、最小線間隔數據存儲單元5、第一布線圖形數據存儲單元6、第二布線圖形數據存儲單元7、以及第三布線圖形數據存儲單元8，在它們之間輸入輸出邏輯電路數據、功能元件圖形數據、最小線寬數據、最小線間隔數據、第一布線圖形數據、第二布線圖形數據、以及第三布線圖形數據。另外，在半導體電路的圖形產生中，包含連接不同布線層間的接觸件或電晶體等的功能元件的尺寸制約數據，但是在圖1中為了說明的簡便將其省略。
一般地，為了在製造半導體裝置等時實現功能元件的性能並實現高製造成品率和高品質，預先規定了用於產生圖形的各種尺寸制約數據。其中，為了生成布線圖形而預先規定了最小線寬數據和最小線間隔數據。另外，作為其他的還規定了與接觸件圖形的重疊等的尺寸數據。
首先，在圖1中將存儲在邏輯電路數據存儲單元2中的邏輯電路數據和存儲在最小線寬數據存儲單元4中的最小線寬數據輸入到第一圖形產生單元10中。該第一圖形產生單元10根據邏輯電路數據和最小線寬數據，進行產生使用了電晶體等的功能元件圖形和最小線寬的第一布線圖形的處理，作為其結果的功能元件圖形數據被存儲到功能元件圖形數據存儲單元3中，第一布線圖形數據被存儲到第一布線圖形數據存儲單元6中。圖2是表示第一布線圖形22相應於使用了最小線寬15的第一布線圖形數據的情況的圖，但是通常的情況多是在精密地配置了功能元件圖形之後，用布線圖形來對它們進行接線。雖然在該情況下以最短距離連接功能元件的節點彼此，但是有功能元件的節點的間隔大於布線圖形的最小線寬+最小線間隔的情況，通過在此配置最小線寬的布線圖形，就自動決定了布線間隔大於最小線間隔。
接著，在圖1中，將用第一圖形產生單元10做成的、存儲在功能元件圖形數據存儲單元3中的功能元件圖形數據和存儲在最小線間隔數據存儲單元5中的最小線間隔數據輸入到第二圖形產生單元11中，通過第二圖形產生單元11進行產生使用了最小線間隔的第二布線圖形的處理，作為其結果的第二布線圖形數據被存儲到第二布線圖形數據存儲單元7中。圖3第二布線圖形23相應於使用了最小線間隔16的第二布線圖形數據，但是，在連接的功能元件的節點間隔大於布線圖形的最小線寬+最小線間隔的情況下，就通過在此配置最小線間隔的布線圖形來自動地決定布線線寬大於最小線寬。
另外，第二圖形產生單元11也可以不輸入存儲在功能元件圖形數據存儲單元3中的功能元件圖形數據，取而代之輸入存儲在邏輯電路數據存儲單元2中的邏輯電路數據並由第二圖形產生單元11再次做成功能元件圖形數據來使用也是毫無問題的。
接著，在圖1中，將存儲在第一布線圖形數據存儲單元6和第二布線圖形數據存儲單元7中的2個布線圖形數據輸入到第三圖形產生單元12中。在第三圖形產生單元12中，對上述2個布線圖形的兩者進行比較，決定在兩者中間成為實際的布線圖形的第三布線圖形並存儲到第三布線圖形數據存儲單元8中。這將在下面進行詳細的說明。圖4所示的第三布線圖形24是成為實際的布線圖形的第三布線圖形數據，以使離開第一布線圖形的距離31和離開第二布線圖形的距離32相等的方式在兩者中間設定布線的邊界，以上表示了產生第三布線圖形的情況。由此，就能夠產生帶有最小線寬和最小線間隔的中間寬度、間隔的布線圖形，並能夠減少現有的最小線寬和最小線間隔的布線圖形。
在實際的布線圖形配置中，如圖5和圖6所示有圖形配置限制位置(格柵27)。這是基於中間掩膜(reticle)等掩模做成中所使用的電子束描繪裝置的精度和從掩模做成方法不能做成電子束的點尺寸以下的圖形而做出的。因此，需要將第三布線圖形24的邊界線搭在規定該圖形配置限制的格柵27上進行微調整。
在半導體集成電路裝置的製造工序中，一般地當最小布線寬度和最小布線間隔共存之時，對某一方的加工的餘量度會比較大。當最小布線寬度的加工餘量度較大時，即在布線寬度比較寬的情況下，如圖5所示，在第三圖形產生單元12中，通過從第三布線圖形24向使布線間隔擴大的方向移動，可以搭在離原邊界線最近的格柵27上這樣形成的布線圖形25成為實際上形成在半導體基板上的布線圖形。相反地，當最小布線間隔的加工餘量度較大時，即在布線間隔比較寬的情況下，如圖6所示，在第三圖形產生單元12中，通過從第三布線圖形24向使布線寬度擴大的方向移動，可以搭在離原邊界線最近的格柵27上這樣形成的布線圖形26成為實際的布線圖形。對向著該格柵27上的微調整的操作由圖1的設計系統中的例如第三圖形產生單元12自動進行。
如上所述，根據本實施例，當產生連接功能元件彼此的布線的掩模上的設計布線圖形時，通過產生在最小線寬的布線圖形22和最小線間隔的布線圖形23的兩者中間配置新的布線邊界的布線圖形24，就不會存在用像現有這樣的不必要的最小線寬來設計布線而引起的布線的可靠性的損害，能夠提高半導體裝置的製造成品率和品質。此外，通過使線寬變寬就能夠有效地使用布線用空間的面積，能夠控制掩模做成成本，並控制半導體裝置的成本。
另外，在本實施例中，雖然首先在產生基於最小線寬的布線圖形之後產生基於最小線間隔的布線圖形，但是將順序反過來也可以，這是顯而易見的。
此外，雖然在上述實施例中所述的圖形產生方法是以半導體裝置的布線圖形產生作為例子的，但是在其他裝置、例如液晶裝置等的圖形產生方法中也同樣適用，這也是顯而易見的。因此，本發明並不局限於在上述實施例中所說明的方式。
權利要求
1.一種布線圖形產生方法，根據電路數據產生與連接多個元件間的布線對應的掩模設計的布線圖形，其特徵在於，具備產生第一布線圖形的步驟，該第一布線圖形與相應於最小線寬的數據的線寬和從所述最小線寬決定的布線間隔的所述布線相對應；產生第二布線圖形的步驟，該第二布線圖形與相應於最小線間隔的數據的線間隔和從所述最小線間隔決定的線寬的所述布線相對應；以及以所述第一和第二布線圖形為基礎產生第三布線圖形並將所述第三布線圖形作為所述掩模設計的布線圖形的步驟，該第三布線圖形與具有所述第一和第二布線圖形的中間的線寬以及中間的線間隔的所述布線相對應。
2.如權利要求1所述的布線圖形產生方法，其特徵在於，在產生所述第三布線圖形時，調整邊界線，以使所述第三布線圖形的所述邊界線搭在用於掩模做成的電子束描繪用的格柵上。
全文摘要
本發明能夠在布線掩模圖形的產生中，抑制將由單一最小線寬數據產生的布線圖形在半導體裝置等中使用而引起的布線的可靠性降低或製造成品率下降。在產生連接根據邏輯電路數據來配置的功能元件彼此的布線的掩模上的設計布線圖形時，產生基於最小線寬數據的布線圖形，同時，產生基於最小線間隔數據的布線圖形，並產生在這兩者中間配置新的布線邊界的布線圖形，通過將其作為最終布線圖形來使用，就能夠使布線圖形寬度適度變寬，提高布線的可靠性，抑制製造成品率的下降。
文檔編號H01L21/768GK1591827SQ20041006822
公開日2005年3月9日 申請日期2004年8月25日 優先權日2003年8月25日
發明者工藤千秋 申請人:松下電器產業株式會社