啟動電路的製作方法

2023-05-23 06:46:16 1

專利名稱：啟動電路的製作方法
技術領域：
本發明涉及啟動電路，尤其涉及可以降低處於非零電流穩態時的靜態電流的啟動電路。
背景技術：
在自偏置(bootstrap)電壓/電流源和電壓基準源(Bandgap)中一般都要用到啟動電路(startup circuits)。
現有的啟動電路的電路結構如圖1的虛線框內部所示。圖1中PD代表關斷(PowerDown)信號，PDN是PD信號的反相信號，Vdd與Vss分別代表電源的高低電壓。在上電過程中PD為低等於Vss，PDN為高等於Vdd，因此在上電過程中M2、M9、M10始終關斷。圖1和圖2所示啟動電路的啟動原理為，在上電過程中硬性給需要啟動的電路注入或者拉出一定的電流從而消除需要啟動點電路的零電流穩態。
在電源上電過程中，假如圖1虛線框外所示電路存在零電流穩態，由於流過電晶體M1的電流為零，則電晶體M1的漏極與柵極電壓等於電壓Vdd；由於流過電晶體M7的電流為零，則電晶體M7的漏極與柵極電壓等於電壓Vss。此時圖1虛線框內啟動電路中電晶體M3與M4的柵極電位等於Vss，電晶體M4關閉，M3打開，電晶體M5與M3漏極相連，其電壓此時等於Vdd，因此，此時電晶體M5打開，並且其漏源間電壓分別是Vdd和Vss，導致有電流從M5源漏兩極流過。因而有電流流過電晶體M1，M1打開。由於電晶體M1與M8鏡像，因此也有電流流過電晶體M8，M8打開，此時電晶體M7、M6、M4打開，電晶體M5柵極電壓降低導致電晶體M5關斷。電流平衡時流過電晶體M8的電流與流過電晶體M1的電流相等，此時即為電路的另一個穩態(參考文獻1)。圖2是圖1的另一種拓撲表達，其原理相同，區別在於當電路處於零電流穩態時M76關閉，M77打開，M74打開，因此有電流流過M66，從而消除了零電流穩態。
但，當電流處於非零電流穩態時，由於電晶體M3和M4處於高電壓Vdd和低電壓Vss之間，因此有電流流過電晶體M3和M4，有較大的靜態電流。為了降低靜態電流，常規的處理是儘可能縮小M3的寬長比W/L。但是溝道調製效應和工藝條件限制了電晶體寬長比W/L的縮小，因此為了獲得儘可能小的靜態電流，一個可以想到的手段是給M3漏極與M4漏極之間串接大電阻限制電路處於非零電流穩態時的靜態電流(如圖3)。不過由於電阻面積較大，要想獲得比較小的靜態電流(比如1μA)，會極大地增加電路面積，這對電路成本十分不利，並且此時的靜態電流也不是很理想。

發明內容本發明所要解決的技術問題在於，提供一種啟動電路，解決現有的啟動電流有較大的靜態電流的問題，降低電路的功耗。
本發明所採用的技術方案為提供一種啟動電路，包括電晶體M(34)、M(3)及M(4)，所述電晶體M(34)的柵極與電晶體M(4)的漏極連接，電晶體M(34)漏極與外接電路連接，源極與低電壓Vss連接，電晶體M(4)與外接電路的電晶體M(0)連接接收啟動電路控制信號，電晶體M(3)及M(4)的源極分別與高電壓Vdd及低電壓Vss連接，所述電路還包括電晶體M(42)，所述電晶體M(42)串接在電晶體電晶體M(3)與電晶體M(4)之間。
更具體地，所述電路還包括電晶體M(41)，所述電晶體M(41)及M(42)均為PMOS電晶體。
更具體地，所述電晶體M(3)、M(41)及M(42)與外部電路控制信號連接，由外部信號控制關斷，電晶體M(4)的柵極與外部電路連接。
更具體地，所述電晶體M(34)的柵極與低電壓Vss之間連接有電晶體M(0)。
更具體地，所述電路還包括電晶體M(41)，所述電晶體M(41)為NMOS電晶體，電晶體M(42)為PMOS電晶體。
更具體地，所述電晶體M(3)及M(42)與外部電路控制信號連接，由外部信號控制關斷，電晶體M(41)及M(4)的柵極與外部電路連接。
更具體地，所述所述電晶體M(34)的柵極與低電壓Vss之間連接有電晶體M(10)。
本發明與現有技術相比，有益效果在於本發明的啟動電路中在電晶體M(3)與電晶體M(4)之間串接有電晶體M(41)及M(42)，增大了啟動電路的阻抗，減小啟動電路處於非零電流穩態時經過電晶體M(3)及M(4)的靜態電流，從而降低功耗。

圖1為現有的啟動電路與外接電路連接關係示意圖。
圖2為圖1的另一種拓撲結構示意圖。
圖3為增加電阻的現有改進示意圖，圖4為本發明的啟動電路與外接電路連接關係示意圖。
圖5為本發明的另一種實施例的啟動電路與外接電路連接關係示意圖。
圖6為本發明的啟動電路增加外部控制時的電路示意圖。
圖7為本發明的啟動電路增加外部控制時的另一種形式的電路示意圖。
圖8為現有的現有的啟動電路仿真結果示意圖。
圖9為本發明的啟動電路仿真結果示意圖。
具體實施方式
本發明的啟動電路通過在電晶體M3與M4之間串接電晶體M41與M42，在極大地減小啟動電路靜態電流的同時不影響晶片的面積成本。
如圖4所示，本發明的啟動電路包括電晶體M34、電晶體M3、電晶體M4、電晶體M41、電晶體M42及電晶體M4，所述電晶體M34的柵極與電晶體M4的漏極連接，所述電晶體M34的漏極與外接的自偏置電壓的電晶體M14的漏極與柵極連接，電晶體M34的源極與低電壓Vss連接。所述電晶體M42及M41串接在電晶體M3與M4之間，電晶體M3、M42、M41及M4的柵極連接，並與外接電路的電晶體M0的柵極連接。電晶體M3的源極與高電壓Vdd連接，電晶體M4的源極與低電壓Vss連接。
在本發明的第一種實施例當中，所述電晶體M42和M41為PMOS管。在電源上電過程中，圖4的虛線框外的電路存在零電流穩態，由於流過電晶體M14的電流為零，則電晶體M14的漏極與柵極電壓等於電壓Vdd；由於流過M0的電流為零，則M0的漏極與柵極電壓等於電壓Vss。此時，因為電晶體M0的柵極與電晶體M3、M42、M41及M4的柵極連接，電位相同，因此圖4虛線框內啟動電路中電晶體M3、M42、M41及M4的柵極電位等於Vss，因此PMOS管電晶體M3、M42及M41打開，NMOS管電晶體M4沒有打開。因電晶體M4沒有打開，M4的漏極有高電位Vdd，電晶體M34的柵極與電晶體M4的漏極相連，此時M34的柵極產生一個大於其閾值電壓的高電位Vdd導致M34被打開，並且M34其漏源間電壓分別是Vdd和Vss，導致有電流從M34源漏兩極流過，從而有電流流過外接電路的電晶體M14，使電晶體M14打開。由於電晶體M14與M13鏡像，因此也有電流流過M13，使M13打開。此時電晶體M0、M16、M4打開，M34柵極電壓降低導致M34關斷，電路處於另一個穩態。電流平衡時流過M13的電流與流過M1的電流相等。
所述啟動電路處於穩態時，因為電晶體M3與M4分別與高電壓Vdd與低電壓Vss，因此有電流通過電晶體M3與M4之間，但電晶體M3與M4之間串接有電晶體M41及M42，增大了啟動電路中高電壓Vdd和低電壓Vss之間的阻抗，從而減小了靜態時流過電晶體M3和M4的電流。
如圖5所示，本發明的第二種實施例當中所述電晶體M42為PMOS管，電晶體M41可以為NMOS管。此時，在上電過程與第一種實施例當中的上電過程相似，只是M0的漏極與柵極電壓等於電壓Vss時，因為電晶體M0的柵極與電晶體M3、M42、M41及M4的柵極連接，電位相同，PMOS管電晶體M3、M42打開，NMOS管電晶體M41、NMOS管電晶體M4沒有打開。
但本發明的第二種實施例的上電過程中，如圖5所示啟動電路啟動後只有外接電路的電晶體M7柵極電壓到達一定值(大於Vth(M43)+Vds(M4))後M43導通，M3、M42、M43、M4組成的通路才會完全打開，並有電流流過，而圖4所示的啟動電路中當電晶體M0柵極電壓大於Vth(M4)後M3、M42、M41、M4組成的通路就會打開有電流流過。因此，如圖5所示電路中的啟動電路進一步提高了翻轉閾值電壓。
在本發明的啟動電路中，如圖6所示，電晶體M3、M42、M41可以由外部電路控制關斷，增加電路控制的靈活性。其具體連接方式如圖4所示。此時，所述電晶體M3、M42及M41串接，外部電路控制信號PDN與三個電晶體M3、M42及M41的柵極連接，電晶體M4的柵極與外接電路的電晶體M0的柵極連接，從而將電壓傳輸給電晶體M3、M42及M41。所述電晶體M34與低電壓Vss之間連接有電晶體M10，所述電晶體M10的柵極與外部電路控制信號PDN連接，對電晶體M10進行PowerDown(關斷)控制。
在本發明的啟動電路中，電晶體M3及M42可以由外部電路控制關斷，增加電路控制的靈活性。其具體連接方式如圖7所示。此時，所述電晶體M3與M42串接，電晶體M43與M4串接。電晶體M42的漏極與電晶體M43的漏極連接。即，電晶體M3、M42、M43、M4均串接。電晶體M34的柵極與電晶體M42的漏極連接，電晶體M4的柵極與外接電路的電晶體M0的柵極連接，從而將電壓傳輸給電晶體M3、M42及M41。所述電晶體M3及M42與外部電路控制信號PDN連接。電晶體M34的柵極與低電壓Vss之間連接有電晶體M10，所述電晶體M10的柵極與外部電路控制信號PDN連接。
請參閱圖8及圖9，圖8及圖9為圖3所示的啟動電路與圖4所示的啟動電路的仿真結果對比示意圖。在圖3所示電路中電阻R2取1MΩ，/M42/D代表從圖4中MOS管M42漏極流出的電流。在圖8中/M18/D代表從圖3中電阻R2流向Vss的電流。在圖9所示圖中/net091代表圖4中MOS管M34柵極電壓，/net062代表圖3中MOS管M5柵極電壓。
從圖8和圖9中可以看到採用本發明提出的技術後靜態電流降低，而啟動功能不變，與圖3已有方案相比也降低了晶片面積的同時，減小了啟動電路處於非零電流穩態時的靜態電流。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種啟動電路，包括電晶體M(34)、M(3)及M(4)，所述電晶體M(34)的柵極與電晶體M(4)的漏極連接，電晶體M(34)漏極與外接電路連接，源極與低電壓Vss連接，電晶體M(4)與外接電路的電晶體M(0)連接接收啟動電路的控制信號，電晶體M(3)及M(4)的源極分別與高電壓Vdd及低電壓Vss連接，其特徵在於，所述電路還包括電晶體M(42)，所述電晶體M(42)串接在電晶體電晶體M(3)與電晶體M(4)之間。
2.如權利要求1所述的啟動電路，其特徵在於，所述電路還包括電晶體M(41)，所述電晶體M(41)及M(42)均為PMOS電晶體。
3.如權利要求2所述的啟動電路，其特徵在於，所述電晶體M(3)、M(41)及M(42)與外部電路控制信號連接，由外部信號控制關斷，電晶體M(4)的柵極與外部電路連接。
4.如權利要求3所述的啟動電路，其特徵在於，所述電晶體M(34)的柵極與低電壓Vss之間連接有電晶體M(0)。
5.如權利要求1所述的啟動電路，其特徵在於，所述電路還包括電晶體M(41)，所述電晶體M(41)為NMOS電晶體，電晶體M(42)為PMOS電晶體。
6.如權利要求5所述的啟動電路，其特徵在於，所述電晶體M(3)及M(42)與外部電路控制信號連接，由外部信號控制關斷，電晶體M(41)及M(4)的柵極與外部電路連接。
7.如權利要求6所述的啟動電路，其特徵在於，所述所述電晶體M(34)的柵極與低電壓Vss之間連接有電晶體M(10)。
全文摘要
本發明公開了一種啟動電路，包括電晶體M(34)、M(3)及M(4)，所述電晶體M(34)的柵極與電晶體M(4)的漏極連接，漏極與外接電路連接，源極與低電壓Vss連接，電晶體M(4)與外接電路的電晶體M(0)連接接收啟動電路的控制信號，電晶體M(3)及M(4)的源極分別與高電壓Vdd及低電壓Vss連接，所述電路還包括電晶體M(42)，所述電晶體M(42)串接在電晶體電晶體M(3)與電晶體M(4)之間。本發明的啟動電路在電晶體M(3)與電晶體M(4)之間串接電晶體M(41)及M(42)，增大了啟動電路的阻抗，減小電路處於非零電流穩態時經過電晶體M(3)及M(4)的靜態電流，從而降低功耗。
文檔編號H03K17/687GK1996756SQ20061015772
公開日2007年7月11日 申請日期2006年12月25日 優先權日2006年12月25日
發明者索武生, 肖丹 申請人:深圳安凱微電子技術有限公司