快閃記憶體器件的列解碼及預充電的製作方法
2023-04-24 11:18:36
專利名稱：快閃記憶體器件的列解碼及預充電的製作方法
技術領域：
本發明大致涉及一種存儲單元陣列(memory cell array)，更具體的，本發明涉及一種虛擬接地架構的存儲器陣列。
背景技術：
本領域中一般的存儲器陣列的架構是已知的。通常，存儲器陣列包含多條行和列線。陣列中的行通常被稱為字線(word lines)，而列被稱為位線(bit lines)，但該術語是相對的。
字線和位線重疊部分稱為節點(node)。在每個節點上或其附近是一個通常為某種類型電晶體的存儲單元。在虛擬接地架構中，一條位線根據編程校驗或讀取的存儲單元而可用作電晶體(存儲單元)的源極或漏極線。為簡化說明，「讀取」可指讀取操作或編程校驗操作。
快閃記憶體器件使用浮柵結構的存儲單元電晶體。快閃記憶體器件中的數據通過位於襯底和浮柵之間的絕緣薄膜中電荷的累積與耗盡而分別被編程或擦除。通過在電晶體施加足夠的電壓差以導致過量的電子累積於浮柵上，可以編程存儲單元。在浮柵上累積過量的電子提高柵極上的電荷與電晶體的閾值電壓。在讀取周期時，電晶體的閾值電壓被提高足夠高過施加電壓，使電晶體在讀取周期時不會開啟。所以，已編程的存儲單元不會載送電流，表示邏輯值「0」。通過在扇區中各存儲單元的電晶體施加一電壓差的過程，導致各個電晶體的浮柵中過量的電子撤離該絕緣薄膜，而擦除該扇區的數據。因此，電晶體的閾值電壓降至低於施加在電晶體用於讀取數據的電壓。在擦除狀態時，電流流經電晶體。當施加讀取電壓時，電流經過存儲單元的電晶體，代表邏輯值「1」儲存在存儲單元中。
當讀取選定的存儲單元時，將核心電壓提供到相對於該存儲單元的字線，以及將對應該存儲單元的位線與負載連接(如疊接(cascode)或疊接放大器)。由於存儲器陣列的架構，在字線上全部的存儲單元都遭受到核心電壓。這會沿著字線引起漏電流，而造成字線中的存儲單元之間產生不希望的相互影響。如果漏電流足夠大則可能會遲緩讀取並導致讀取選取的存儲單元時發生錯誤。
為使存儲單元間的相互影響減小且加快讀取速度，可使用一種稱為預充電的方法。預充電的作用是將對應欲讀取的存儲單元的節點旁邊的節點充電(施加電負載)。更具體的，是對預定的存儲單元的漏極節點旁(並且在同一條字線上)的節點預先充電。如果漏極節點與預充電節點的電壓大約相同時，則預充電具有減少漏電流的功效。
預充電的問題在於很難預測需要提供多少電壓給預充電節點。提供適當的預充電電壓是很重要的，因為如果預充電電壓設的過高或過低，則無法正確讀取存儲單元。但是，影響漏電流大小的因素很多，因此影響需要提供多少電壓給預充電節點的因素也很多。這些因素包括溫度和電源電壓的變化。
另外，漸漸開始使用一種較新的存儲器架構，稱為鏡位(mirror bit)架構。在現代的鏡位架構中，每一個存儲單元可儲存兩個位，與舊有的存儲單元只儲存一個位有所不同。隨著多位存儲單元的出現，原來用來分辨「0」和「1」的閾值電壓範圍現在被細分為分配給多位邏輯值的較小範圍。例如，電壓範圍0.00至1.00可通過將「1」配置給零伏特而「0」配置給1伏特，用來儲存單一個位。或者，電壓範圍0.00至1.00可細分為四部分0至0.25、0.25至0.5、0.5至0.75和0.75至1.00。這四個範圍可分配為「11」、「10」、「01」、「00」的邏輯值。
雖然多位存儲單元能夠增加信息的儲存容量，但它們同時需要更精確的測量用來分辨關於存儲單元狀態的邏輯值。此外，儲存在多位存儲單元中位的式樣(如00、01、10、或11)也影響漏電流的大小。所以，估算預充電電壓的適當數量是很困難的，且對鏡位架構而言更加困難。
發明內容
將在多個實施例中說明讀取存儲單元的方法，與使用這些方法的存儲器陣列。在某一實施例中，在一個存儲器陣列中對應於存儲單元的第一節點(或位線)提供電負載。將存儲器陣列中的與第一節點位於同一條字線上的第二節點(或位線)預先充電。在同一條字線中，第二節點至少與第一節點間隔有一個插入節點。
在另一實施例中，將一組存儲單元排列為具有行(X-次元)和列(Y-次元)的長方形陣列。在一行中，存儲單元的源極和漏極耦接形成一線型鏈。一條共同的字線與行中的每個柵極耦接。鏈中相鄰存儲單元之間的每一個節點與一條獨立的列線耦接。四列Y-解碼器用於選擇感測操作(sense operations)用的列線。在感測操作中，將電壓源提供給四列中的兩列。能夠感測一條列線上的電流來提供讀取或校驗的測量。
本說明書中附帶的圖式用於說明本發明的實施例，並搭配說明，以解釋本發明的主要原則圖1A顯示了按照本發明一個實施例的多位存儲單元的示意圖；圖1B顯示了與圖1A中多位存儲單元的邏輯狀態有關的閾值電壓的分布；圖2A顯示了本發明某一實施例中具有列線的漏極-源極串聯的存儲單元；圖2B顯示了與漏極-源極串聯中存儲單元的感測操作有關的寄生電容與電阻的等效電路；圖3A顯示了依照本發明一實施例的用於感測操作的四列選擇；圖3B顯示了依照本發明一實施例的用於讀取操作的四列選擇；圖3C顯示了依照本發明一實施例的用於校驗操作的四列選擇，；圖4顯示了依照本發明一實施例的存儲單元陣列扇區的設計，具有參考和冗餘區塊操作；圖5A顯示了用於依照本發明一實施例的四列Y-解碼器的一列的源極選擇器；圖5B顯示了依照本發明一實施例的四列Y-解碼器的金屬位線選擇部分；圖5C顯示了依照本發明一實施例的四列Y-解碼器的擴散位線選擇部分；圖6是依照本發明一實施例的四列感測操作的流程圖；
圖7是依照本發明一實施例的存儲器陣列一部分的代表圖；圖8A是依照本發明一實施例的示範的存儲單元代表圖；圖8B是依照本發明一實施例的示範的鏡位存儲單元代表圖；圖9A是顯示本發明的預先充電方法的某一實施例；圖9B是顯示本發明的預先充電方法的另一實施例；圖10是本發明一實施例的存儲單元讀取方法的流程圖。
在此說明所參考的圖式並非按原比例而畫，除非特別註明。
具體實施例方式
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易了解本發明的其它優點與功效。在其它的情況下，眾所周知的方法、程序、構成要素、以及電路在此並不詳加敘述，以不至於混淆本發明的特點。
以下詳細說明的某些部分是通過程序、步驟、邏輯區塊、處理過程、和其它符號來表示可在計算機存儲器中執行的數據位操作。這些敘述與代表方式是本領域技術人員欲最有效率的將他們實質成果傳達給其它同領域技術人員所使用的方法。在此將程序、計算機執行的步驟、邏輯區塊以及處理過程等視為引領至某個渴望結果的本身前後一致的步驟或指令順序。步驟是那些需要實際物理量的操作。通常，但非必須，這些數量的具體形式採用能夠在計算機系統中被儲存、傳送、結合、比較，以及其它操作的電子或磁性信號的形式。主要是因為常用的關係，已經證明以位、值、組件、符號、文字、術語、數字等來稱呼這些信號比較方便。
但是應注意的是這些和類似的名詞應與之適合的物理量關連，並且僅為該些數量的方便的用語。除非以下的敘述有明確的聲明，貫穿本發明的敘述用語如「選定」、「感測」、「提供」、「預先充電」等，是指計算機系統或類似電子計算機裝置中的動作與過程，將計算機系統寄存器中物理(電子)量所代表的數據操作或轉換為計算機系統存儲器或寄存器或其它類似的數據儲存、傳送或顯示裝置中以類似的物理量所代表的其它數據。
Y-解碼系統和方法圖1A顯示了具有柵極105、源極115和漏極110的多位存儲單元100的示意圖。該存儲單元儲存左位125(XL)和右位120(XR)。為了感應存儲單元中的位狀態，源極115耦合接地，並且將一電壓源提供給漏極110，同時將電壓提供給柵極105。
圖1B顯示了分別與圖1A中多位存儲單元100的邏輯狀態「11」、「10」、「01」、「00」有關的閾值電壓的分布150、155、160、和165。X軸代表閾值電壓(Vt)，而Y軸代表具有特定閾值電壓的存儲單元數量(N)。在多位存儲單元中，增加操作電壓範圍的區分部分會增加感測正確性的需求，以便分辨存儲單元的間的邏輯狀態。
圖2A顯了示本發明某一實施例中具有16個存儲單元(0至15)和17條列線(CL00至CL16)的漏極-源極串210。該串中的存儲單元的柵極連接至一共同字線205。每一個存儲單元的漏極與其相鄰存儲單元的源極相連，而每一個存儲單元的源極與其相鄰的另一個存儲單元的漏極相連。漏極-源極串是一個陣列中存儲單元的一行的一部分，陣列中通常具有偽存儲單元(圖中未顯示)，用於提供行中開頭及結尾正確的負載，而非用作儲存讀取。列線(CL00至CL16)分別與相鄰的存儲單元間的漏極-源極節點耦接。
圖2B顯示了與圖2A中漏極-源極串210中存儲單元的感測操作相關的寄生電容與電阻的等效電路。在此範例中，存儲單元1的源極接地，且電壓VD提供給其漏極。漏極-源極串中的相鄰存儲單元形成RC網絡，其取決於相鄰存儲單元的狀態和存儲單元的物理結構以及它們的互相連接。圖中另顯示並聯電容240和串聯電阻245。並聯電容和串聯電阻實際上是有限的值。被感測的存儲單元也具有電阻235。
為了決定存儲單元1的狀態必須感測電流i2。這通常是通過感測由電壓源VD所提供的電流i1而達成。從圖2B中可見，寄生電阻與電容造成錯誤電流i4和i5。錯誤電流可能是與電容充電有關的瞬時電流，或者與電阻有關的穩態電流。一般來說，i4比i5較令人擔心，因為和i5電流路徑比較起來，接地的源極S擁有非常小的通路電阻(pathresistance)。
圖3A顯示了根據本發明一實施例中用於存儲單元1中感測操作的四列選擇器。要在存儲單元1上執行讀取或校驗的操作，選擇相鄰於存儲單元1的兩條列線(CLS1、CLS2)和另外兩列線(CLS3、CLS4)。CLS1、CLS2用於為存儲單元1提供基本的感測電流，而CLS3和CLS4與一電壓源同時使用於減少圖2B中錯誤電流i4。
圖3B顯示了根據本發明一實施例中耦接用於讀取操作的四列選擇和電壓源。當讀取操作時，圖3A中的CLS1與地耦接，而CLS2與一電壓源V1耦接。CLS3與一電壓源V2耦接而CLS4可以浮接。電壓源V1最好是在1.2至1.4伏特範圍。電壓源V2和V1等值，且也最好在1.2到1.4伏特範圍內。通常，電壓源V1具有相關的感測放大器，用於測量來自電源V1的電流。
在本發明的一個實施例中，電壓源V1和V2是一個並且相同，電流傳感器與連接選定的列線CLS2的路徑相連。因此，使用具有兩條分支的單一電壓源，其中一分支與電流傳感器相連。
由於V2提供給與V1所提供的列線緊鄰的列線，中間只隔著一個存儲單元2，V2能掩蔽與漏極-源極串其它存儲單元相關的寄生成分。除了V1以外的V2的應用能使寄生電容快速的充電，所以能減少執行讀取操作所需的時間。
一般而言，在讀取操作期間，該第四選擇的列線CLS4允許浮接。然而，除了將CLS3耦接到V2以外，也可將CLS4耦接到V2，而獲得進一步改善的速度。
圖3C顯示了根據本發明一實施例中用於校驗操作的四列選擇。要執行校驗操作時，圖3A中的CLS1接地，以及CLS2與一電壓源V1耦接。CLS4與一電壓源V2耦接而CLS3可以浮接。電壓源V1最好在1.2到1.4伏特範圍內。電壓源V2和電壓源V1等值，且最好也在1.2到1.4伏特範圍內。
對照前述的讀取操作，在校驗操作時，V1和V2並不提供給相鄰的列線。因為校驗操作須加強準確度(相對於速度)。實際操作時，V1和V2的值會有少許不同，將造成小量的穩態錯誤電流。在讀取操作時，該錯誤電流可被忽略，因為瞬時錯誤電流是主要關注的。通過將電壓源V2提供給CLS4而讓CLS3浮接，可在V1和V2之間達到較大的有效電阻，從而減低因為V1和V2的值不同所造成的任何錯誤電流。
圖4顯示了存儲器陣列扇區布置400的例子。扇區405包括形成核心存儲器陣列的I/O(輸入/輸出)區塊的I/O0至I/O15，參考區塊415和420和冗餘區塊425。如圖所示，冗餘區塊可以物理地與其它扇區分開。每一個I/O區塊410包含有四個子I/O 430，各具有16個存儲單元的寬度。每個子I/O(w0、w1、w2、w3)具有一個相關的字數(00、01、10、11)。因此，對16個存儲單元的字長來說，每個I/O區塊為四個字(或64存儲單元)寬。參考區塊415和420，以及冗餘區塊425皆為16個存儲單元寬。所以，扇區405的寬度基本單位(unit)為16個存儲單元，且具有16個存儲單元的可編址(addressable)寬度的共同解碼器架構可用來尋址各個區塊。總共所需的解碼器數量為67個，其中64個是給16個I/O區塊I/O0至I/O15，2個解碼器給參考區塊415和420，以及1個解碼器給冗餘區塊425。扇區405的全部寬度為1072個存儲單元，並且可具有寬度一半的高度，例如504個存儲單元高。
圖5A顯示了用於根據本發明一實施例中四列Y-解碼器中一列的源極選擇器。電晶體開關的接地503由輸入BSG(n)所控制。當BSG(n)確立時，選擇器的輸出YBL(n)與地耦接。輸入BSD(n)控制第一電壓源501。當BSD(n)確立時，選擇器的輸出YBL(n)與第一電壓源耦接。輸入BSP(n)控制第二電壓源502。當BSP(n)確立時，選擇器的輸出YBL(n)與第二電壓源耦接。當BSG(n)、BSD(n)、和BSP(n)皆為低時，允許輸出YBL(n)浮接。
圖5B顯示了根據本發明一實施例中四列Y-解碼器的金屬位線選擇部分。YBL(0)、YBL(1)、YBL(2)、和YBL(3)與圖5A所示的源極選擇器的輸出YBL(n)耦接，並分支成兩個開關金屬位線腳，由選擇器CS(7:0)所控制。八個金屬位線MBL(0)至MBL(7)由選擇器CS(7:0)所控制。
圖5C顯示了根據本發明一實施例中四行Y-解碼器的擴展位線選擇部分。這部分與圖5B中一半的輸出耦接，而類似的部分與另一半輸出耦接。金屬位線MBL(0)至MBL(3)的每一條線由兩個開關擴展位線所終止，並與漏極-源極串505的一個漏極-源極節點耦接。每一個輸入SEL(0)至SEL(7)控制擴展位線(列線)520至527。圖5A、圖5B和圖5C中組件結合成為四列Y-解碼器，用於從16個存儲單元寬的子I/O中選出四列。
圖6顯示了在根據本發明一實施例的漏極-源極串的存儲單元中執行四列感測操作的流程圖。在步驟605中，選取一條與存儲單元相關聯的第一列線，並將其與地耦接。這條列線通常是該存儲單元的源極。在步驟610中，選取一條第二列線，並將其與第一電壓源耦接。這第二列線通常與該存儲單元的漏極耦接。步驟615中，選取一條第三列線，並將其與第二電壓源耦接，可與或不與第二列線相鄰。步驟620中，選取一條第四列線，並讓其浮接。第四列線可與或不與第二列線相鄰。當讀取操作時，第三列線最好與第二列線相鄰，當校驗操作時，第四列線最好與第二列線相鄰。步驟620中，感測來自第一電壓源的電流。
讀取存儲單元的預先充電方法圖7是根據本發明一個實施例中存儲器陣列700一部分的代表圖。在圖7中，為使說明及描述簡單，只描述單一條字線740和數條位線730、731、732。但本領域技術人員都了解，一個存儲器陣列實際上使用不同數目的字線和位線。也就是說，存儲器陣列700實際上還會向左和右以及水平和垂直延伸(左、右、水平和垂直為相對方向)。另外也應了解本發明只描述存儲器陣列的部分組件，也就是一個存儲器陣列實際上可包含在此描述以外的其它組件。例如，在一個實施例中，存儲器陣列700使用一個虛擬接地架構。在虛擬接地架構中，位線可作為源極或漏極，根據所讀取的存儲單元(或所校驗的程序)而定。
電源(電壓源760)可和字線740耦接，而負載(以疊接750為例)可與位線730至732耦接。位線730至732大致上相互平行，且字線740大致與字線成直角。字線740和位線730至732分別在多個節點710、711、和712上重疊。與這些節點對應的是多個存儲單元720、721、和722。即，在此實施例中，存儲單元720對應節點710，存儲單元721對應節點711，以及存儲單元722對應節點712。還描述一存儲單元723與另一節點(並無圖標)對應。存儲單元720至723可為單一位存儲單元如圖8A中的存儲單元800，或為鏡位存儲單元如圖8B中的存儲單元850。
圖8A是依照本發明一實施例的示範的存儲單元800的代表圖。在此實施例中，存儲單元800為浮柵的存儲單元，包括其中形成有源極和漏極區的襯底810。通常存儲單元800也包括第一氧化物層820a、儲存元件830(如浮柵)、第二氧化物層820b和控制柵極840。在此實施例中，儲存元件830用於儲存單一位。存儲單元如存儲單元800是本領域熟知的。
圖8B是根據本發明一實施例的示範的鏡位存儲單元850的代表圖。在此實施例中，鏡位存儲單元850包括襯底860、第一氧化物層870a、儲存元件880(如浮柵)、第二氧化物層870b和控制柵極890。與圖8A的存儲單元800不同之處在於，存儲單元800以有區別的源極和有區別的漏極的不對稱電晶體為基礎，而鏡位存儲單元850則以具有類似(可選擇)的源極和漏極的不對稱電晶體為基礎。並且，鏡位存儲單元850設計可讓位儲存在儲存元件880其中的一邊或兩邊。詳細的來說，當電子儲存在儲存元件880的其中一邊時，它們會留在一邊且不會移到儲存元件的另一邊。所以，在此實施例中，每一個存儲單元可儲存兩個位。
圖9A是描述本發明的預先充電方法的實施例。在此實施例中，將一條至少與漏極位線(如位線730)相隔一條位線的位線(如位線732)預先充電。即，根據本發明的此實施例，在漏極位線和預先充電位線之間至少隔有一條位線(如位於線731)。雖然在此描述預先充電位線處於相對漏極位線的單一方向，但應了解到，預先充電位線可位於沿著字線740的任一方向。
圖9A的為了讀取或編程校驗選定的存儲單元(如存儲單元720)的預先充電方法按下列來實施。(為使說明簡單，讀取可指讀取操作或編程校驗操作)。為了讀取存儲單元720，位線729作為源極位線而位線730作為漏極位線。電負載(如疊接(cascode))與對應存儲單元720的節點710(位線730)連接。為了減少漏電流，將位線732預先充電，該位線732和位線730(節點710)至少相隔一條介於其中的位線(或節點)。在一個實施例中，預先充電電壓在約1.2到1.4伏特之間的範圍；但是，也可使用其它的預先充電電壓。例如，可考慮預先充電電壓1.5伏特。大體來說，預先充電電壓儘量在可實際達成的條件下與漏極節點的電負載(如節點710)相匹配。其它可影響預先充電電壓的大小的因素包含將要實施的感測設計以及感測設計對疊接和其它周邊電路的影響。
在其它實施例中，與位線730距離更遠的位線可被預先充電。換句話說，可將一條與位線730至少間隔一條以上(例如，兩條或更多)的位線或節點預先充電，替代對位線732預先充電。預先充電位線距離漏極位線多遠是有限制的。當選擇預先充電位線和漏極位線之間的距離時應考慮至少兩個因素。其一是，當預先充電位線離漏極位線越遠時，預先充電位線對選定節點的影響會減少。所以，當預先充電位線距離選定節點過遠時不會對漏電流產生足夠重要的影響。另一考慮因素是存儲器陣列的架構。例如，在鏡位架構中，將存儲單元四個一組的讀取(解碼)。這可以對預先充電位線和漏極位線的間的距離造成限制。根據這些因素，預先充電位線和漏極位線之間的距離可考慮最多五條位線(節點)。但是本發明的特點的應用，在全部的實施例中，預先充電位線和漏極位線的間的距離可不限於最多五條位線(節點)。
圖9B是描述本發明的預先充電方法的另一實施例。在此實施例中，將多個位線(如位線731和732)或節點(如節點711和712)預先充電。注意，在概括的意義下，預先充電位線中至少一條與漏極位線相隔一條介於其間的位線(節點)。
在另一替代實施例中，可使用其它預先充電方法。例如，可將多於兩條位線預先充電。並且，不連貫的位線可預先充電。再者，當多條位線預先充電時，每一條預先充電位線可通過一個或一個以上介於其間的節點或位線與預定節點相隔。另外，針對多條預先充電位線，可將預定節點的兩邊中任一邊上的位線預先充電。同樣地，在概括的意義下，預先充電位線中至少一條與選擇的節點相隔一條介於其間的節點(或位線)。
在將多條位線預先充電的實施例中，將同樣的預先充電電壓施行在每一條位線。在另一個這樣的實施例中，將不同的預先充電電壓施行在一條或一條以上的位線。
圖10是本發明一個實施例的存儲單元讀取(或編程校驗)方法的流程圖1000。雖然流程圖1000揭示特定的步驟，但這些步驟僅為範例。即本發明也適合於執行流程圖1000所揭示步驟之外或其修改的步驟。本發明的步驟在執行時可與揭示的順序有所不同，且流程圖1000的步驟並不一定需要按照描述的順序來執行。一般來說，流程圖1000的步驟1010和1020實質上可同時實施，雖然他們也可在不同的時間實施。
在步驟1010中，將電負載提供給與一個將要讀取(或編程校驗)的選定存儲單元對應的第一節點或位線(如漏極位線)。該負載可使用疊接。在步驟1020中，將與第一節點或位線位於同一條字線上的至少另一(第二)節點或位線預先充電。第二節點或位線與第一節點或位線分隔至少一條位於同一條字線上介於其間的節點，或位於存儲器陣列中的至少一條位線。如上述提及，可用多種預先充電方式將一個以上的位線(節點)預先充電，並且每一個預先充電位線(節點)的預先充電電壓可以相同或不同。
通過對與選定存儲單元相隔至少一條位線或節點的位線或節點預先充電，可減少漏電流的大小。所以，本發明的實施例提供一種方法與裝置，能夠將存儲單元之間的漏電流減少並可能地減到最小。再者，使用根據本發明的多個實施例所描述的預先充電方法，將預先充電電壓與漏極線上電壓相匹配以減少漏電流變得較不重要。換句話說，可更自由地選擇預先充電電壓。另一附加的好處是減少了選定的存儲單元對預先充電電壓變更的敏感性。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明於揭示的精準形態，且可按照本發明的說明進行修飾與改變。實施例是根據能為本發明的精神即實際應用作最佳解釋而選擇及說明，並使任何本領域技術人員可最有效的利用本發明和其多種實施例與多種變更以適用於特定的用途。本發明的權利保護範圍，應如後述的權利要求及其等效所列。
權利要求
1.一種用於對非易失性存儲單元的狀態執行感測操作的方法，該非易失性存儲單元屬於多個架構成漏極-源極串的非易失性存儲單元，該方法包括選取第一列線並將其與地耦接(605)；選取與該第一列線相鄰的第二列線並將該第二列線與第一電壓源耦接(610)；選取第三列線並將其與第二電壓源耦接(615)；選取第四列線並允許其浮接(620)；以及感測該第一電壓源所提供的電流(625)。
2.如權利要求1的方法，其中該選定的第一列線(CLS1)與該選定的第二列線(CLS2)相鄰，該選定的第三列線(CLS3)與該選定的第二列線(CLS2)相鄰，並且也與該選定的第四列線(CLS4)相鄰。
3.如權利要求1的方法，其中該選定的第一列線(CLS1)與該選定的第二列線(CLS2)相鄰，該選定的第四列線(CLS4)與該選定的第二列線(CLS2)相鄰，並且也與該選定的第三列線(CLS3)相鄰。
4.如權利要求1的方法，其中該感測操作是讀取操作。
5.如權利要求1的方法，其中該感測操作是校驗操作。
6.一種讀取存儲單元的方法，該方法包括將電負載施加在存儲器陣列(700)中的第一節點(710)，該第一節點對應該存儲單元(1010)；以及將該存儲器陣列中的第二節點(712)預先充電，該第二節點與第一節點在同一條字線(740)上，其中該第二節點與該第一節點在同一條字線(1020)上相隔至少一個介於其間的節點(1020)。
7.如權利要求6的方法，其中該第二節點在離開該第一節點兩個到五個節點的範圍內。
8.如權利要求6的方法，其中該預先充電包括將一範圍在1.2至1.5伏特內的電壓提供給該第二節點。
9.如權利要求6的方法，其中該存儲單元利用鏡位架構，其中在該存儲單元中儲存兩個位數據。
10.如權利要求6的方法，還包括將該存儲器陣列中的第三節點(711)預先充電，其中將該字線上一個以上的節點預先充電。
全文摘要
本發明說明讀取存儲單元的方法，和使用這些方法的存儲器陣列。一組存儲單元排列成具有行(X－次元)與列(Y－次元)的長方形陣列。在一行中，存儲單元的源極和漏極耦接形成一線型鏈。一條共同的字線與該行中的每個柵極耦接。鏈中相鄰存儲單元之間的每一個節點與一條獨立的列線耦接。四列Y－解碼器用於選擇感測操作用的列線。在感測操作中，將電壓源提供給四列中的兩列。預充電時，將一電負載提供給存儲器陣列中的第一節點。將在同一條字線上與第一節點相隔至少一個介於其間的節點的第二節點預先充電。
文檔編號G11C16/04GK1768391SQ03819817
公開日2006年5月3日 申請日期2003年6月10日 優先權日2002年8月22日
發明者楊天鈞, 謝明輝, K·慄原, 陳伯苓, K·王, M·S·鍾 申請人:斯班遜有限公司