用於在厚膜電介質上方印刷導電厚膜的方法和裝置的製作方法
2023-09-20 22:18:15
專利名稱：用於在厚膜電介質上方印刷導電厚膜的方法和裝置的製作方法
技術領域：
本發明一般地涉及在厚膜電介質上方印刷導電厚膜的方法和裝置。
背景技術：
利用當前的厚膜印刷技術難以在厚於約10密耳(mil)的結構或者拓撲結構上方印刷導電厚膜。因此，當厚膜電介質在導體上方或者下方形成邊界時，每一個電介質的厚度被限制到約5mils，以使得在電介質結構的上方可以印刷厚膜接地屏蔽。但是，限制形成導體的邊界的電介質的厚度常常在導體本身上放置了限制。例如，如果某人希望構建具有給定阻抗的傳輸線結構，以具有給定高度和介電常數的電介質作為導體的邊界將支配導體的寬度。雖然這樣的「寬度極限」有時是不相關的，但是存在寬度極限小於所期望的情況。例如，在一個應用中，導體「寬度極限」小於工程師想要耦合到傳輸線結構上的分路部件的寬度。
發明內容
本發明的一個方面體現為一種方法，該方法包括在襯底上印刷多個厚膜電介質層，其中各後續的層被印刷在前面的層的上方，並且每一個層都具有斜壁。在印刷第一子集的所述多個厚膜電介質層之後，至少在所述第一子集的電介質層的所述壁的上方，印刷第一導電厚膜。然後，在印刷第二子集的所述多個厚膜電介質層之後，在所述第二子集的電介質層的上方印刷第二導電厚膜，其中所述第一導電厚膜和所述第二導電厚膜電耦合。
本發明還公開了其他的實施例。
在附圖中將說明本發明的說明性和目前優選的實施例，在附圖中
圖1示出了用於在厚膜電介質上方印刷導電厚膜的方法的第一示例性
具體實施例方式
圖1示出了用於在厚膜電介質上方印刷導電厚膜的方法100。方法100開始於在襯底上印刷102多個厚膜電介質層，將各後續的層印刷在前面的層上方，並且各層都具有斜壁。在印刷第一子集的多個厚膜電介質層之後，至少在第一子集的電介質層的壁的上方印刷104第一導電厚膜。在印刷第二子集的多個厚膜電介質層之後，第二導電厚膜被印刷106到第二子集的電介質層上方(使得第一和第二導電厚膜電耦合)。
方法100是有利的，因為其可構建更厚(更高)的傳輸線結構，但允許導電厚膜被印刷在子集的電介質的上方，其中所述子集的電介質的厚度在可以由目前的厚膜印刷技術進行處理的厚度以下。這些優點回過頭來使得傳輸線結構可以以更寬的導體來構建。可以有各種理由需要更寬的導體。例如，如在本發明的背景技術中所簡單提及的，工程師可能想將分路部件耦合到傳輸線結構的一部分中，並且分路部件的裝配機制可能要求比利用現有的厚膜印刷技術可獲得的更寬的導體裝配面積。
在圖2和3中示出了方法100的第一應用。圖2示出了其上具有接地面202的襯底200。第一子集厚膜電介質層204、206形成在接地面202上。至少在電介質204、206的壁上印刷導電厚膜208，並將導電厚膜208電耦合到接地面202上。或者，如圖所示，導電厚膜208可以被印刷在電介質204、206的其他部分上(例如，在電介質的頂表面的上方)，隨後可以通過刻蝕導電厚膜208形成導體210。
為了使導體210的不規則最小化，電介質206的頂表面可以進行拋光。也可以拋光電介質206，以控制第一子集的電介質204、206的總厚度。下方的電介質204不需要進行拋光。
導電厚膜208可以向上延伸到電介質204、206的壁的任何部分。但是，優選的是，導電厚膜208向上延伸並延伸到電介質206的頂表面上，以使其可以容易地被導電厚膜的下一次印刷所上覆印刷。
圖3示出了在第二子集厚膜電介質層300被印刷到第一子集204、206上方後的圖2的結構。應該注意，儘管在圖2和3中示出的示例性應用示出了第一子集的電介質中的兩個層204、206子集的電介質和第二子集的電介質層中的一個層300，然而每一個子集也可以包含一個、兩個或者任何數量的層，只要每一個子集的厚度在可以通過目前的厚膜印刷工藝進行印刷的厚度以下。
如果需要調整第二子集的電介質300的總厚度，可以進行拋光。此後，第二導電厚膜302被印刷在第二子集的電介質上方，以使第二導電厚膜302電耦合到第一導電厚膜208上。
圖4示出了方法100的第二應用。在圖4中，導體400被印刷在所有電介質層402、404、406的下方，並且第一和第二導電厚膜408、410被印刷在子集的電介質層402、404、子集的電介質406上。如果需要的話，接地面412可以被形成襯底414的底表面上，並且可以利用襯底的過孔和/或鍍金屬的邊緣來將接地面412電耦合到導電厚膜408、410。
在圖5中示出了方法100的第三應用。圖5示出了與圖3的相同結構，但是帶有被耦合到導體210上的分路部件500。作為示例，分路部件500可以是二極體或者電容器。在分路部件被耦合到傳輸線結構上的區域中，所述結構的頂部電介質300和屏蔽302可能需要被免去。如果像KQ電介質的低損耗電介質被用於下方的電介質，則在連接分路部件的區域中的導體損耗由導體線的寬度所支配。
如本領域的技術人員將理解的，多個厚膜電介質層可以包含另外子集的電介質層，所述子集的電介質層中的每一個子集可以被形成在方法100中所提及的第一和第二子集的下方、上方或者之間，並且所述子集的電介質層中的每一個子集可以被印刷以另外的導電厚膜。
如本領域的技術人員還將理解的，導體無需在其整個長度上以其「最大寬度」被形成。就是說，在需要具有更寬的線寬度(例如，因為需要連接分路部件)的區域，導體可以被形成得更寬，在其他的區域，導體可以被形成得更窄。
作為示例，在圖中示出的襯底可以是陶瓷襯底(例如，經研磨的氧化鋁陶瓷襯底)、玻璃襯底、金屬襯底或者聚合物襯底。同樣，作為示例，所示的電介質層可以是諸如KQ電介質的玻璃電介質，或者具有適當微波性能的其他電介質。KQ電介質由Heraeus Cermalloy(24 Union HillRoad，West Conshohocken，Pennsylvania，USA)製造，並且一種這樣的電介質為KQ CL-90-7858電介質。作為又一個示例，在圖中示出的導體、導電厚膜和接地面可以由DuPont QG150金(可從Dupont(1007 MarketStreet，Wilmington，Delaware，USA)獲得)形成。
利用96％的氧化鋁陶瓷襯底、KQ Cl-90-7858電介質以及DuPontQG150金，方法100的第三應用(圖2和3)已被用於印刷約5mil厚的電介質層204、206以及300。然後將這些層的第一子集204、206拋光到了10mil，並且形成了寬度為21.4mil、阻抗為50歐姆的導體210。具有20mil×20mil大小的典型的分路部件500能夠被裝配在導體210上。
在Dove等的題為「Integrated Low Cost Thick Film RF Module」的美國專利No.6,255,730、Casey等的題為「Methods for Making MicrowaveCircuits」的美國專利申請(序列No.10/600,143，2003年6月19日遞交)、Casey等的題為「Methods for Depositing a Thickfilm Dielectric on aSubstrate」的美國專利申請(序列No.10/600,600，2003年6月19日遞交)以及Casey等的題為「Methods for Forming a Conductor on aDielectric」的美國專利申請(序列No.10/601,042，2003年6月19日遞交)中公開了對於上面的用於形成微波傳輸線結構的方法的變化和替換，上面的所有專利文獻通過引用被結合於此。應該注意，在此所用的術語「層」意在不僅包括以一個步驟所印刷的層，而且還包括以多個步驟所印刷的層，如在Casey等的專利申請中所公開的。
圖6示出了用於製造微波電路的第一示例性方法600。方法600包括在襯底上印刷602多個厚膜電介質層，其中各後續的層被印刷在前面的層的上方，並且每一個層都具有斜壁。在印刷第一子集的多個厚膜電介質層之後，第一導電厚膜被印刷604在第一子集的電介質層的上方。然後刻蝕606第一導電厚膜，以形成i)第一子集的電介質層的表面上的導體以及ii)第一子集的電介質層的壁上的接地。在導體上方印刷第二子集的多個厚膜電介質層之後，第二導電厚膜被印刷608到第二子集的電介質層上方(使得第二導電厚膜電耦合到第一子集的電介質層的接地壁上)。
圖7示出了用於製造微波電路的第二示例性方法700。方法700包括在襯底上形成702導體，然後在導體上方印刷704多個厚膜電介質層。各後續的厚膜電介質層被印刷在前面的層的上方，並且每一個層都具有斜壁。在印刷第一子集的多個厚膜電介質層之後，至少在第一子集的電介質層的壁的上方印刷706第一導電厚膜。然後，在印刷第二子集的多個厚膜電介質層之後，第二導電厚膜被印刷708到第二子集的電介質層上方(使得第一和第二導電厚膜電耦合)。
雖然在此詳細描述了本發明的說明性和代表性的優選實施例，但是應該理解，發明的思想可以通過其他方式進行各種實施和使用，並且所附權利要求意在被解釋為包括這樣的變化，如現有技術所限制的除外。
權利要求
1.一種方法，包括在襯底上印刷多個厚膜電介質層，其中各後續的層被印刷在前面的層的上方，並且每一個層都具有斜壁；在印刷第一子集的所述多個厚膜電介質層之後，至少在所述第一子集的電介質層的所述壁的上方，印刷第一導電厚膜；以及在印刷第二子集的所述多個厚膜電介質層之後，在所述第二子集的電介質層的上方印刷第二導電厚膜，其中所述第一和第二導電厚膜電耦合。
2.如權利要求1所述的方法，還包括在所述第一子集的電介質層上形成導體。
3.如權利要求2所述的方法，其中，所述第一導電厚膜還被印刷在所述第一子集的電介質層的表面上方，並且其中所述導體是通過刻蝕在所述第一導電厚膜中的所述導體形成的。
4.如權利要求2所述的方法，還包括在印刷各所述導電厚膜之前，對所述第一和第二子集的電介質層的頂表面進行拋光。
5.如權利要求2所述的方法，還包括將分路部件耦合到所述導體上。
6.如權利要求5所述的方法，其中所述分路部件是二極體。
7.如權利要求5所述的方法，其中所述分路部件是電容器。
8.如權利要求1所述的方法，還包括在導體上印刷所述多個厚膜電介質層。
9.如權利要求1所述的方法，其中，所述多個厚膜電介質層包括另外子集的電介質層，並且其中至少在各另外的子集的壁上，印刷另外的導電厚膜。
10.如權利要求1所述的方法，其中，所述第一子集的電介質層包括至少兩個電介質層。
11.如權利要求1所述的方法，其中，所述第二子集的電介質層包括至少兩個電介質層。
12.如權利要求1所述的方法，其中，所述電介質層包括KQ電介質。
13.如權利要求1所述的方法，還包括在接地面上印刷所述多個電介質層，其中所述導電厚膜中的每一個電耦合到所述接地面上。
14.一種微波電路，通過下列步驟製造在襯底上印刷多個厚膜電介質層，其中各後續的層被印刷在前面的層的上方，並且每一個層都具有斜壁；在印刷第一子集的所述多個厚膜電介質層之後，在所述第一子集的電介質層的上方，印刷第一導電厚膜；刻蝕所述第一導電厚膜，以形成i)所述第一子集的電介質層的表面上的導體以及ii)所述第一子集的電介質層的壁上的接地；以及在所述導體上方印刷第二子集的所述多個厚膜電介質層之後，在所述第二子集的電介質層的上方印刷第二導電厚膜，其中所述第二導電厚膜電耦合到所述第一子集的電介質層上的所述接地壁上。
15.如權利要求14所述的微波電路，還通過將分路部件耦合到所述導體上來製造。
16.如權利要求14所述的微波電路，其中所述第一子集的電介質層包括至少兩個電介質層。
17.如權利要求14所述的微波電路，其中所述第二子集的電介質層包括至少兩個電介質層。
18.如權利要求14所述的微波電路，其中所述電介質層包括KQ電介質。
19.如權利要求14所述的微波電路，還通過將所述多個電介質層印刷在接地面上來製造，其中所述導電厚膜中的每一個都電耦合到所述接地面上。
20.一種微波電路，通過下列步驟製造在襯底上形成導體；在所述導體上方印刷多個厚膜電介質層，其中各後續的厚膜電介質層被印刷在前面的層的上方，並且每一個層都具有斜壁；在印刷第一子集的所述多個厚膜電介質層之後，至少在所述第一子集的電介質層的所述壁的上方印刷第一導電厚膜；以及在印刷第二子集的所述多個厚膜電介質層之後，在所述第二子集的電介質層上方印刷第二導電厚膜，其中所述第一和第二導電厚膜電耦合。
全文摘要
本發明公開了在厚膜電介質上方印刷導電厚膜的方法。在一個實施例中，在襯底上印刷多個厚膜電介質層，其中各後續的層被印刷在前面的層的上方，並且每一個層都具有斜壁。在印刷第一子集的多個厚膜電介質層之後，至少在所述第一子集的電介質層的所述壁的上方，印刷第一導電厚膜。然後，在印刷第二子集的多個厚膜電介質層之後，在所述第二子集的電介質層的上方印刷第二導電厚膜，其中所述第一導電厚膜和所述第二導電厚膜電耦合。本發明還公開了通過上述方法製造的微波電路。
文檔編號H05K1/02GK1665371SQ20041008685
公開日2005年9月7日 申請日期2004年11月2日 優先權日2004年3月3日
發明者劉易斯·R·達夫, 約翰·F·凱西 申請人:安捷倫科技有限公司