一種寬帶幅度均衡補償裝置的製作方法
2023-10-10 05:07:14 2
專利名稱：一種寬帶幅度均衡補償裝置的製作方法
技術領域：
本發明涉及一種寬帶相關技術，尤其是涉及一種寬帶幅度均衡補償裝置。
背景技術：
目前一般的寬帶測試裝置，對於被測信號的幅度測量值會隨著外界環境的變化或者使用時間的增加而發生變化，從而影響幅度測量的準確度。寬帶測試裝置幅度補償一般採用以下兩種方式I、把校準電纜、校準源和測試裝置連接，手動調整頻率步進值，測試裝置設置相應的頻率點，把校準源和測試裝置的測量差值保存下來，作為補償數據；2、把校準電纜、校準源和測試裝置連接，並把校準源的網口或GPIB 口與測試裝置的網口或GPIB相連，測試裝置採用專用的校準程序，軟體同時設置校準源和測試裝置的頻率值，同樣把差值保存下來，作為補償數據。這兩種補償方式都需要外接校準源和校準電纜，且在測量精度要求高的情況下則需要多次連接校準源進行校準，如果頻帶較寬，則校準時間成倍增長；同時，因為經常需要通過接頭連接校準源和測試裝置，也帶來了測量上的不確定性。而測試裝置若要室外工作，則需要多攜帶一臺校準源，也帶來諸多不便。
發明內容
本發明的目的就是為了克服上述現有技術存在的缺陷而提供一種設計簡潔易行、成本低、穩定性好的寬帶幅度均衡補償裝置。本發明的目的可以通過以下技術方案來實現一種寬帶幅度均衡補償裝置，其特徵在於，包括信號輸入端、定相耦合器、檢波模塊、時鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時鐘源與A/D電路連接；所述的信號輸入端將被測信號輸入到定相稱合器中，定相稱合器輸出一路給測試模塊，輸出另一路給檢波模塊，所述的檢波模塊將前端信號分成兩路，並分別進行處理，處理後發送給A/D電路，A/D電路將兩路檢波電壓轉換為數位訊號後，發送給FPGA數據處理模塊，數據處理模塊將前端的兩路檢波數據分別通過兩個不同的比較器，來判定哪路數據有效，將選中有效的數據組輸出到線性插值補償單元，線性插值補償單元對不同頻率下的頻響值進行線性內插補償，然後與數據處理模塊處理後的數據進行求和運算，把得到的準確幅度值輸出給測試模塊，測試模塊根據準確幅度值對實際幅度值進行實時修正，以保證幅度測量的精度和準確。還包括恆溫槽，所述的定相耦合器、檢波模塊、時鐘源、A/D電路、FPGA放入恆溫槽中，保持恆溫狀態，消除外部溫度變化帶來的測量的不確定性。所述的頻響值為信號在通過恆溫槽後不同頻率下的幅度補償值。
還包括顯示屏，把測量幅值結果實時顯示在顯示屏。該補充裝置通過實時檢測被測信號幅度大小作為校準參考，不需要單獨接外接校準信號源。所述的檢波模塊包括功分器、第一固定衰減器、第二固定衰減器、大功率檢波模塊和小功率檢波模塊，所述的功分器分別與第一固定衰減器、第二固定衰減器連接，所述的第一固定衰減器與大功率檢波模塊連接，所述的第二固定衰減器與小功率檢波模塊連接；所述的功分器將前端信號分成兩路，一路通過第一固定衰減器，把信號進行大的衰減，然後進入到大功率檢波模塊中，檢波後的電壓通過比例放大，調整有效的檢波電壓輸出範圍，送入A/D電路前端；另一路信號通過第二固定衰減器，把信號進行小的衰減，然後進入到小功率檢波模塊中，檢波後的電壓通過不同的比例放大，調整有效的檢波電壓到不同範圍，送入A/D電路前端。該補償裝置通過定向耦合器、檢波模塊和FPGA的方式得到被測信號的幅度大小。與現有技術相比，本發明具有以下優點I)設計簡潔易行、成本低、穩定性好，可廣泛應用於頻譜分析儀、射頻接收機等測試裝置中。2)可實時提供幅度校準補償數據，不需要中斷測試進行單獨校準，節省測量時間的同時保證了測量的準確性。3)省去外接校準源及外接電纜，消除多次連接電纜帶來的測量不確定性。
圖I為本發明的結構示意圖；圖2為本發明的檢波模塊的結構示意圖；圖3為本發明的數據處理模塊的結構示意圖。
具體實施例方式下面結合附圖和具體實施例對本發明進行詳細說明。實施例如圖I所示，一種寬帶幅度均衡補償裝置，包括信號輸入端I、定相耦合器2、檢波模塊3、時鐘源4、A/D電路5、FPGA6、測試模塊7和恆溫槽8 ;所述的信號輸入端I與定相耦合器2連接，所述的定相耦合器2 —端與測試模塊7連接，另一端與檢波模塊3連接，所述的檢波模塊3、A/D電路5、FPGA6依次連接，所述的FPGA6與測試模塊7連接，所述的時鐘源4與A/D電路5連接；所述的定相耦合器2、檢波模塊3、時鐘源4、A/D電路5、FPGA6放入恆溫槽8中，保持恆溫狀態，消除外部溫度變化帶來的測量的不確定性。定相稱合器2 :將被測信號功率稱合輸出一路,用於提供給檢波模塊的功率輸入端。如圖2所示，檢波模塊3 :包括功分器31、第一固定衰減器32、第二固定衰減器33、大功率檢波模塊34和小功率檢波模塊35，所述的功分器31分別與第一固定衰減器32、第二固定衰減器33連接，所述的第一固定衰減器32與大功率檢波模塊34連接，所述的第二固定衰減器33與小功率檢波模塊35連接；
所述的功分器31將前端信號分成兩路，一路通過第一固定衰減器32，把信號進行大的衰減，然後進入到大功率檢波模塊34中，檢波後的電壓通過比例放大，調整有效的檢波電壓輸出範圍，送入A/D電路前端；另一路信號通過第二固定衰減器33，把把信號進行小的衰減，然後進入到小功率檢波模塊35中，檢波後的電壓通過不同的比例放大，調整有效 的檢波電壓到不同範圍，送入A/D電路前端。如圖3所示，數據處理模塊前端的兩路檢波數據，通過兩個不同的比較器，判定哪路數據有效，然後選中有效的數據組輸出到線性插值補償單元。A/D電路5 :實時採樣檢波模塊的數據。時鐘源4 給A/D提供高速採樣時鐘FPGA6 :處理A/D後的數據，得到高精度的幅度測量值，並將數據送給測試模塊。工作原理信號輸入端I將被測信號輸入到定相稱合器2中，定相稱合器2輸出一路給測試模塊7，輸出另一路給檢波模塊3，所述的檢波模塊3實時計算與被測信號幅度對應的電壓值，通過比例放大(縮小)電路，調整電壓值大小，以滿足與後端的A/D輸入接口電壓需求。然後通過A/D電路5將對應電壓值轉換為數位訊號後，發送給FPGA6，FPGA6將存儲的頻響值與A/D電路處理後的值進行求和處理後得到準確幅度值，輸出給測試模塊7，測試模塊7根據準確幅度值對實際幅度值進行實時修正，以保證幅度測量的精度和準確。所述的頻響值為信號在通過恆溫槽後不同頻率下的幅度補償值。本發明可外接CPU和顯示屏，並把測量幅值結果實時顯示在顯示屏上，單獨作為一個寬帶幅度測量裝置；同時也可作為其他測量裝置的一個模塊，作為實時幅度補償標準依據。
權利要求
1.一種寬帶幅度均衡補償裝置，其特徵在於，包括信號輸入端、定相耦合器、檢波模塊、時鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時鐘源與A/D電路連接；所述的信號輸入端將被測信號輸入到定相耦合器中，定相耦合器輸出一路給測試模塊，輸出另一路給檢波模塊，所述的檢波模塊將前端信號分成兩路，並分別進行處理，處理後發送給A/D電路，A/D電路將兩路檢波電壓轉換為數位訊號後，發送給FPGA數據處理模塊，數據處理模塊將前端的兩路檢波數據分別通過兩個不同的比較器，來判定哪路數據有效，將選中有效的數據組輸出到線性插值補償單元，線性插值補償單元對不同頻率下的頻響值進行線性內插補償，然後與數據處理模塊處理後的數據進行求和運算，把得到的準確幅度值輸出給測試模塊，測試模塊根據準確幅度值對實際幅度值進行實時修正，以保證幅度測量的精度和準確。
2.根據權利要求I所述的一種寬帶幅度均衡補償裝置，其特徵在於，還包括恆溫槽，所述的定相耦合器、檢波模塊、時鐘源、A/D電路、FPGA放入恆溫槽中，保持恆溫狀態，消除外部溫度變化帶來的測量的不確定性。
3.根據權利要求2所述的一種寬帶幅度均衡補償裝置，其特徵在於，所述的頻響值為信號在通過恆溫槽後不同頻率下的幅度補償值。
4.根據權利要求I所述的一種寬帶幅度均衡補償裝置，其特徵在於，還包括顯示屏，把測量幅值結果實時顯示在顯示屏。
5.根據權利要求I所述的一種寬帶幅度均衡補償裝置，其特徵在於，該補充裝置通過實時檢測被測信號幅度大小作為校準參考，不需要單獨接外接校準信號源。
6.根據權利要求I所述的一種寬帶幅度均衡補償裝置，其特徵在於，所述的檢波模塊包括功分器、第一固定衰減器、第二固定衰減器、大功率檢波模塊和小功率檢波模塊，所述的功分器分別與第一固定衰減器、第二固定衰減器連接，所述的第一固定衰減器與大功率檢波模塊連接，所述的第二固定衰減器與小功率檢波模塊連接；所述的功分器將前端信號分成兩路，一路通過第一固定衰減器，把信號進行大的衰減，然後進入到大功率檢波模塊中，檢波後的電壓通過比例放大，調整有效的檢波電壓輸出範圍，送入A/D電路前端；另一路信號通過第二固定衰減器，把信號進行小的衰減，然後進入到小功率檢波模塊中，檢波後的電壓通過不同的比例放大，調整有效的檢波電壓到不同範圍,送入A/D電路前端。
7.根據權利要求I所述的一種寬帶幅度均衡補償裝置，其特徵在於，該補償裝置通過定向耦合器、檢波模塊和FPGA的方式得到被測信號的幅度大小。
全文摘要
本發明涉及一種寬帶幅度均衡補償裝置，包括信號輸入端、定相耦合器、檢波模塊、時鐘源、A/D電路、FPGA和測試模塊；所述的信號輸入端與定相耦合器連接，所述的定相耦合器一端與測試模塊連接，另一端與檢波模塊連接，所述的檢波模塊、A/D電路、FPGA依次連接，所述的FPGA與測試模塊連接，所述的時鐘源與A/D電路連接。與現有技術相比，本發明具有設計簡潔易行、成本低、穩定性好等優點。
文檔編號H03H11/06GK102957400SQ20111024936
公開日2013年3月6日 申請日期2011年8月26日 優先權日2011年8月26日
發明者李成, 陳爽, 白皓 申請人:上海創遠儀器技術股份有限公司