電平位移電路及其驅動方法、以及具有電平位移電路的半導體電路裝置的製作方法
2024-03-05 18:47:15 2
專利名稱：電平位移電路及其驅動方法、以及具有電平位移電路的半導體電路裝置的製作方法
技術領域：
本發明涉及電平位移電路及其驅動方法、以及具有電平位移電路的半 導體電路裝置，特別是涉及不管接通電源的順序如何都防止有剩餘電流流 過的電平位移電路及其驅動方法、以及具有電平位移電路的半導體電路裝 置。
背景技術：
在同時搭載有模擬電路和邏輯電路的所謂的系統LSI中，當具有模擬 電源以及邏輯電源等多個電源系統時，在說明書中規定了接通電源的順 序。
並且， 一旦按照與上述的規定不同的順序接通電源，就會有過度的剩 餘電流在電路內流動。
例如，在以來自使用邏輯電源來動作的電路的信號驅動使用模擬電源 來動作的電路的系統LSI中，在從接通模擬電源起直到接通邏輯電源為止 的期間，來自使用邏輯電源來動作的電路的信號的電平將處於不確定狀 態。因此，在使用模擬電源來動作的電路中，由於接收來自使用邏輯電源 來動作的電路的信號的MOS電晶體的柵極電壓處於不確定狀態，因此在 該MOS電晶體內會有剩餘電流流過。其結果是會增加用於驅動上述系統 LSI的電池的消耗。
因此，關注接收邏輯信號並向模擬電路輸出信號的電平位移電路，可 以想到在從接通模擬電源起直到接通邏輯電源為止的期間防止從電平位移 電路輸出的信號的電平變得不確定。(例如專利文獻1和專利文獻2)。
例如，在專利文獻1中記載了一種電平位移電路，在該電平位移電路 中，通過電容耦合來耦合模擬電源和電平位移電路內的節點，從而在接通 模擬電源的同時將預料到電平位移中的電位會處於不確定狀態的節點的電位進行固定。
另外，在專利文獻2中記載了一種電平位移電路，在該電平位移電路 中，將構成電平位移電路的輸出緩衝器的前級的節點與模擬電源或接地電 源通過電容耦合而結合，從而在接通模擬電源的同時固定上述前級的節點 的電位。
專利文獻1:日本專利文獻特開平10-336007號公報； 專利文獻2:日本專利文獻特開平10-163854號公報。
發明內容
在上述的電平位移電路中，由於通過電容耦合來固定節點的電位，因 此從接通模擬電源起直到電容積累電荷進而節點的電位被固定為止需要時 間。
並且，特別是關注在電平位移電路內的節點電位被固定之前的期間構 成電平位移電路並驅動與電平位移電路連接的負荷的輸出緩衝器，在該輸 出緩衝器的前級節點的電位被固定之前的期間，來自電平位移電路的輸出 緩衝器的信號的電平沒有被固定。
於是，在從接通模擬電源起直到接通邏輯電源為止的期中的、電平 位移電路的節點電位被固定之前的期間，會有剩餘電流在電平位移電路內 以及模擬電路內流動。
艮P，構成電平位移電路的輸出緩衝器的P型MOS電晶體以及N型 MOS電晶體中會有擊穿電流流過，從而產生剩餘電流。
另外，在接收來自上述的輸出緩衝器的信號而動作的模擬電路中，由 於接收信號電平不確定的信號，因此模擬電路內的接收到該不確定狀態的 信號的MOS電晶體中會有擊穿電流流過，從而產生剩餘電流。
因此，本發明的目的在於，提供不產生剩餘電流的電平位移電路、以 及不管模擬電源和邏輯電源的接通順序如何都不產生剩餘電流的半導體電 路裝置。
為了解決上述的問題，本發明提供一種電平位移電路，至少包括電 平位移部，所述電平位移部與產生高電位的高電位電源、產生低電位的低電位電源、以及產生接地電位的接地電位電源連接，接收在所述低電位和 接地電位之間擺動的低電位信號，並將該低電位信號變換成在所述高電位 和接地電位之間擺動的高電位信號後輸出；反相器部，所述反相器部對來
自所述電平位移部的所述高電位信號進行反相放大；以及N型MOS晶體 管，所述N型MOS電晶體與反相器部串聯連接在所述高電位電源和接地 電位電源之間，並且其柵極電極連接在所述低電位電源上，所述N型 MOS電晶體向所述反相器部提供接地電位。
其柵極電極與低電位電源連接並且向反相器部提供接地電位的N型 MOS電晶體直到低電位電源上升為止截止。另外，在接通了高電位電源後 接通低電位電源之前的期間，從反相器部輸出的信號的電位被固定在高電 位。
另外，為了解決上述的問題，本發明提供一種半導體電路裝置，包 括被提供低電位的低電位電源端子；被提供高電位的高電位電源端子； 模擬電路；邏輯電路；以及具有上述結構的電平位移電路，所述電平位移 電路將從邏輯電路輸出的低電位信號電平位移成高電位信號後輸出給模擬 電路。
來自電平位移電路的電平與來自邏輯電路的信號的電平無關地被固 定。於是，在從高電位電源被接通起到低電位電源被接通為止的期間，模 擬電路也從電平位移電路接收到電平固定的信號。
發明效果
在從接通高電位電源起到接通低電位電源為止的期間，向反相器部提 供接地電位的N型MOS電晶體保持截止，由此防止了反相器部的擊穿電 流。另外，通過將反相器部所輸出的信號的電位固定在高電位或低電位 上，接收從反相器部輸出的信號的模擬電路的MOS電晶體的柵極電位取 低電位或高電位。從而防止了模擬電路的MOS電晶體的擊穿電流。
圖1示出了實施例1的電平位移電路；
圖2示出了表示電源接通順序的波形圖、以及從輸入端子3輸入的輸入信號以及從輸出端子13輸出的輸出信號的波形圖3示出了表示電源接通順序的波形圖、以及從輸入端子3輸入的輸 入信號以及從輸出端子13輸出的輸出信號的波形圖4示出了實施例2的電平位移電路；
圖5示出了實施例3的半導體電路裝置50。
符號說明
1高電位電源
2、 6、 8、 10 P型MOS電晶體 3輸入端子
4、 7、 9、 11、 12 N型MOS電晶體
5低電位電源
13輸出端子
14接地電位電源
15、 16、 17節點
19、 21電平位移部
20反相器部
22、 27高電位電源1的電位
23、 26低電位電源5的電位
24、 28輸出信號的電位
25、 29輸入信號的電位 30、 31 P型MOS電晶體 32、 33節點
40高電位電源端子
41模擬電路
42電平位移電路
43信號傳遞電路
44邏輯電路
45低電位電源端子
46輸入端子
847輸出端子
50半導體電路裝置
具體實施例方式
下面，對本發明的實施例l、實施例2以及實施例3進行說明。
實:例1是具有如下特點的電平位移電路，g卩該電平位移電路與至 少兩種電源以及接地電源連接並不管接通電源的順序如何都防止了構成電 平位移電路的反相器部的擊穿電流。
利用圖l、圖2以及圖3，對實施例l進行說明。
<電平位移電路〉
圖1示出了實施例1的電平位移電路。實施例1的電平位移電路包
括電平位移部19、反相器部20、 N型MOS電晶體12。其中，電平位移 部19包括與高電位電源1連接的P型MOS電晶體2、輸入端子3、與 接地電位電源14連接的N型MOS電晶體4、與低電位電源5連接的P型 MOS電晶體6、與接地電位電源14連接的N型MOS電晶體7、與高電位 電源1連接的P型MOS電晶體8、以及與接地電位電源14連接的N型 MOS電晶體9。反相器部20包括與高電位電源l連接的P型MOS晶體 管10、 N型MOS電晶體11以及輸出端子13。 N型MOS電晶體12與接 地電位電源14連接並向反相器部20提供接地電位。
電平位移部19作為鎖存與從輸入端子3輸入的低電位信號對應的高 電位信號的鎖存型電路來動作。低電位信號是指在低電位和接地電位間擺 動的信號。高電位信號是指在高電位和接地電位間擺動的信號。
電平位移部19的P型MOS電晶體2的源極連接在高電位電源1上， 漏極連接在節點15上，柵極連接在節點17上，並且，背柵連接在高電位 電源l上。
N型MOS電晶體4的源極連接在接地電源14上、漏極連接在節點15 上，柵極連接在輸入端子3上，並且，背柵連接在低電位電源14上。
艮口 ， P型MOS電晶體2和N型MOS電晶體4串聯連接在高電位電源
9l和接地電位電源14之間。
電平位移部19的P型MOS電晶體8的源極連接在高電位電源1上， 漏極連接在節點17上，柵極連接在節點15上，並且背柵連接在高電位電 源1上。
N型MOS電晶體9的源極連接在接地電源14上、漏極連接在節點17 上，柵極連接在節點16上，並且背柵連接在接地電源14上。g卩，P型 MOS電晶體8和N型MOS電晶體9串聯連接在高電位電源1和接地電位 電源14之間。
另外，P型MOS電晶體2的柵極電極與P型MOS電晶體8的漏級連 接，並且P型MOS電晶體8的柵極電極與P型MOS電晶體2的漏級連 接，從而構成了所謂的交差連接。
電平位移部19的P型MOS電晶體6的源極連接在低電位電源5上， 漏極連接在節點16上，柵極與輸入端子3、 P型MOS電晶體7的柵極、 以及N型MOS電晶體4的柵極連接，並且背柵連接在低電位電源5上。
N型MOS電晶體7的源極連接在接地電源14上，漏極連接在節點16 上，柵極與輸入端子3、 P型MOS電晶體6的柵極以及N型MOS電晶體 4的柵極連接，並且背柵連接在接地電源5上。從輸入端子3輸入的信號 是在低電位和接地電位間擺動的低電位信號。
因此，P型MOS電晶體6和N型MOS電晶體7形成邏輯反相電路。 於是，來自與N型MOS電晶體4的柵極連接的輸入端子3的信號被邏輯 反相，並被傳遞到N型MOS電晶體9的柵極。從而輸出至節點16的信號 是在低電位和接地電位間擺動的低電位信號。
其結果是，在節點15上產生與輸入端子3的信號邏輯相反的信號， 並維持該信號。
另外，在節點17上產生與傳遞到N型MOS電晶體9的柵極上的信號 邏輯相反的信號，並維持該信號。這是因為P型MOS電晶體2以及P型 MOS電晶體8各自的柵極電極分別與另一個P型MOS電晶體的漏極交差 連接而構成了鎖存電路的緣故。
節點15和節點17的信號是在由高電位電源1引起的高電位和由接地電源14引起的接地電位之間擺動的高電位信號。
反相器部20作為反相放大電路來動作。在反相器部20中，P型MOS 電晶體10的源極連接在高電位電源1上，柵極連接在節點15上，漏極連 接在輸出端子13上，並且背柵連接在高電位電源1上。
在反相器部20中，N型MOS電晶體11的源極連接在節點18上，柵 極連接在節點15上，漏極連接在輸出端子13上，並且背柵連接在接地電 源14上。
因此，反相器部20對來自節點15的信號進行反相放大，然後輸出給 輸出端子13。因此，輸出到輸出端子13上的信號是在由高電位電源1引 起的高電位和由接地電源14引起的接地電位之間擺動的高電位信號。
N型MOS電晶體作為開關來動作。N型MOS電晶體12的源極連接 在接地電源14上，柵極連接在低電位電源5上，漏極連接在節點18上， 並且背柵連接在接地電源14上。從而，當低電位電源14是接地電位時， N型MOS電晶體12不對反相器部20提供接地電位，因此節點18的電位 取低電位和高電位的中間電位。另一方面，當低電位電源14為低電位 時，N型MOS電晶體12對反相器部20提供接地電位，因此節點18的電 位變為低電位。
圖2示出了表示電源的接通順序的波形圖、以及向輸入端子3輸入的 輸入信號和從輸出端子13輸出的輸出信號的波形圖。
示出高電位電源先被接通的電源接通順序的波形圖隨時間的經過示出 了高電位電源1的電位22和低電位電源5的電位23的變化。
高電位電源1的電位22在Tl時刻上升至高電位，例如3.0V，並維持 該電位。
低電位電源5的電位23在比Tl晚的T2時刻上升至低電位，例如 1.8V，並維持該電位。
信號的波形圖隨時間的經過示出了輸出信號的電位24以及輸入信號 的電位25的變化。輸出端子13所輸出的信號在Tl時刻隨著高電位電源1 的上升而上升到高電位，例如3.0V。並且，輸出端子13所輸出的信號在
iiT2時刻隨著低電位電源5的上升而根據來自輸入端子3的輸入信號發生變
化。例如，當來自輸入端子3的輸入信號為接地電位時，輸出端子13的 輸出信號也是接地電位。另外，當輸入信號在T3時刻開始從接地電位向 低電位上升並在T4時刻下降到接地電位時，輸出信號也與其對應地在T3 時刻開始向高電位上升並在T4時刻下降到接地電位。
這裡，在Tl時刻至T2時刻的期間，輸出端子13的輸出信號示出高 電位是由於如下的理由。
首先，假定在向輸入端子3輸入的輸入信號為接地電位、低電位電源 5為接地電位、高電位電源l為接地電位的狀態下，高電位電源1在T1時 刻向高電位上升。
於是，由於輸入端子3的信號以及節點16維持接地電位，因此N型 MOS電晶體4、 9截止。從而節點15和節點17變為浮動狀態。這裡，節 點17的寄生電容僅由P型MOS電晶體2的柵極電容構成，與此相對，節 點15的寄生電容由P型MOS電晶體8和反相器部20的MOS電晶體的柵 極電容構成，因此節點15的寄生電容大。因此，在高電位電源1上升到 高電位時，節點17先到達高電位，所以P型MOS電晶體2截止。於是， 節點15的電位取作為接地電位和高電位的中間電位的接近接地電位側的 電位。其結果是，反相器部20的P型MOS電晶體10導通，從而具有高 電位的輸出信號輸出到輸出端子13上。由於向反相器部20提供接地電位 的N型MOS電晶體12截止，因此在反相器部20中不會有擊穿電流流 過。
當在T2時刻低電位電源5向低電位上升時，節點16的電位變為低電 位。這是因為輸入信號是接地電位，因此該信號被反相放大後被輸出給節 點16的緣故。其結果是，節點17的電位變為接地電位，因此節點15變為 高電位。於是，變為接地電位的信號被輸出到輸出端子13上。
在如上述確定了各節點的電位之後，根據來自輸入端子3的輸入信號 變為接地電位還是低電位，其反相信號被輸出至節點16。於是，當輸入信 號為低電位時，在節點15上產生接地電位的信號，當輸入信號為接地電 位時，在節點15上產生高電位的信號。從而從輸出端子13輸出與來自輸入端子3的輸入信號振幅不同但同相的信號。
<接地電位電源先被接通時的電平位移電路的動作〉
圖3示出了表示電源接通順序的波形圖、以及向輸入端子3輸入的輸 入信號以及從輸出端子13輸出的輸出信號的波形圖。
示出低電位電源先被接通的電源接通順序的波形圖隨時間的經過示出
了高電位電源1的電位27和低電位電源5的電位26的變化。
低電位電源5的電位26在T1時刻上升至低電位，例如1.8V，並維持 該電位。
高電位電源1的電位27在比Tl時刻晚的T2時刻上升至高電位，例 如3.0V，並維持該電位。
信號的波形圖隨時間的經過示出了輸出信號的電位28以及輸入信號 的電位29的變化。在Tl時刻低電位電源5上升之後，輸出端子13所輸 出的信號為接地電位。並且，在T2時刻高電位電源1上升之後，輸出端 子13所輸出的信號仍為接地電位。之後，當來自輸入端子3的輸入信號 為接地電位時，輸出端子13的輸出信號也為接地電位。另外，例如，當 輸入信號在T3時刻開始從接地電位向低電位上升並在T4時刻下降到接地 電位時，輸出信號也與其對應地在T3時刻開始向高電位上升並在T4時刻 下降到接地電位。
這裡，在Tl時刻至T2時刻的期間，輸出端子13的輸出信號示出接 地電位是由於如下的理由。
首先，假設在向輸入端子3輸入的輸入信號為接地電位、低電位電源 5為接地電位、高電位電源l為接地電位的狀態下，低電位電源5在T1時 刻向低電位上升。
於是，由於輸入端子3的信號為接地電位，另一方面，節點16變為 低電位，因此N型MOS電晶體4截止，N型MOS電晶體9導通。其結果 是，節點15變為浮動狀態，節點17變為接地電位。在Tl時刻，高電位 電源1尚未上升。於是，節點15的電位取接地電位。但是，由於向反相 器部20提供高電位的高電位電源1沒有上升，因此不管反相器部20的P 型MOS電晶體10的狀態如何，輸出端子13都取接地電位。並且，雖然
13N型MOS電晶體12已導通，但在反相器部20中不會有擊穿電流流過。 並且，在T2時刻，在高電位電源1向高電位上升時，節點17的電位
變為接地電位，因此節點15變為高電位。於是，在輸出端子13上輸出變
為接地電位的信號。
在如上述確定了各節點的電位之後，根據來自輸入端子3的輸入信號
是變為接地電位還是低電位，其反相信號被輸出至節點16。於是，當輸入
信號為低電位時，在節點15上產生接地電位的信號，當輸入信號為接地
電位時，在節點15上產生高電位的信號。從而從輸出端子13輸出與來自
輸入端子3的輸入信號振幅不同但同相的信號。
如上所述，實施例1的電平位移電路包括電平位移部19、反相器部 20、以及N型MOS電晶體12，所述電平位移部19與高電位電源1、低電 位電源5、以及接地電源14連接，並且從輸入端子3接收在低電位和接地 電位之間擺動的輸入信號，從節點15輸出在高電位和接地電位間擺動的 輸出信號，所述反相器部20對所述輸出信號進行反相放大，所述N型 MOS電晶體12的柵極電極與低電位電源5連接。將低電位信號向高電位 信號的變換稱作電平位移。
並且，上述的電平位移部19包括P型MOS電晶體2、 P型MOS晶 體管8、 N型MOS電晶體4、 N型MOS電晶體9、以及反相器，其中，反 相器接收連接在N型MOS電晶體4的柵極電極上的輸入信號，並向N型 MOS電晶體9的柵極電極輸出在低電位和接地電位之間擺動的、輸入信號 的反相信號柵極電極，P型MOS電晶體2和N型MOS電晶體4串聯連接 在高電位電源和接地電位電源之間，P型MOS電晶體8和N型MOS晶體 管9串聯連接在高電位電源和接地電位電源之間，連接P型MOS電晶體2 和N型MOS電晶體4的節點15連接在P型MOS電晶體8的柵極電極以 及反相器部20上，連接P型MOS電晶體8和N型MOS電晶體9的節點 17連接在P型MOS電晶體2的柵極電極上。
對於實施例1的電平位移電路，能夠在Tl時刻接通高電位電源，使 節點15取中間電位，並使節點17取高電位，從而受到節點15的中間電
14位，而使輸出端子輸出具有高電位的信號，然後在T2時刻接通低電位電 源5，輸入具有接地電位的輸入信號，從而使輸出端子輸出具有接地電位 的輸出信號。
其結果是，在實施例1的電平位移電路中，當在Tl時刻先接通了高
電位電源1時，由於低電位電源5為接地電位，因此N型MOS電晶體12 截止。從而沒有擊穿電流流過反相器部20。另外，直到在T2時刻接通低 電位電源5之前，輸出端子13輸出具有高電位的信號。
另一方面，在實施例1的電平位移電路中，當在Tl時刻先接通了低 電位電源5時，由於高電位電源1為接地電位，因此雖然N型MOS晶體 管12導通，但沒有擊穿電流流過反相器部20。另外，當在T2時刻接通低 電位電源5並且來自輸入端子3的輸入信號變為低電位時，輸出端子13輸 出具有高電位的信號。 (實施例2)
實施例2涉及在實施例1的電平位移電路的、電平位移部的P型MOS 電晶體2和N型MOS電晶體4之間追加P型MOS電晶體、並在P型 MOS電晶體8和N型MOS電晶體9之間追加了 P型MOS電晶體的電平 位移電路。利用附圖4對實施例2進行說明。
<電平位移電路〉
圖4示出了實施例2的電平位移電路。實施例2的電平位移電路包 括在實施例1的電平位移部19中追加了 P型MOS電晶體30以及P型 MOS電晶體31的電平位移部21;與實施例1的反相器部20 —樣的反相 器部20;以及與接地電源14連接並向反相器部20提供接地電位的N型 MOS電晶體12。
電平位移部21是作為鎖存在電位和接地電位之間擺動的信號的鎖存 型電路來動作，其中該信號對應於從輸入端子3輸入並在低電位和接地電 位之間擺動的低電位信號。並且，電平位移部21的P型MOS電晶體2的 源極連接在高電位電源1上，漏極連接在節點32上，柵極連接在節點17 上，並且背柵連接在高電位電源l上。
P型MOS電晶體30的源極連接在節點32上，漏極連接在節點15上，柵極連接在輸入端子3上，背柵連接在高電位電源l上。
N型MOS電晶體4的源極連接在接地電源14上，漏極連接在節點15 上，柵極連接在輸入端子3上，並且背柵連接在低電位電源14。
艮口，在高電位電源1和接地電源14之間串聯連接了 P型MOS電晶體 2、 P型MOS電晶體30、以及N型MOS電晶體4。
電平位移部21的P型MOS電晶體8的源極連接在高電位電源1上， 漏極連接在節點33上，柵極連接在節點15上，並且背柵連接在高電位電 源1上。
P型MOS電晶體31的源極連接在節點33上，漏極連接在節點17 上，柵極連接在節點16上，並且背柵連接在高電位電源l上。
N型MOS電晶體9的源極連接在接地電源14上，漏極連接在節點17 上，柵極連接在節點16上，並且背柵連接在低電位電源14上。g卩，在高 電位電源1和接地電源14之間串聯連接有P型MOS電晶體8、 P型MOS 電晶體31、以及N型MOS電晶體9。
另夕卜，P型MOS電晶體2的柵極連接在節點17上、P型MOS電晶體 8的柵極連接在節點15上，從而構成了所謂的交叉連接。
電平位移部21的P型MOS電晶體6的源極連接在低電位電源5上， 漏極連接在節點16上，柵極與輸入端子3、 N型MOS電晶體7的柵極、 N型MOS電晶體4的柵極以及P型MOS電晶體30的柵極連接，並且背 柵連接在低電位電源5上。
N型MOS電晶體7的源極連接在接地電源14上，漏極連接在節點16 上，柵極與輸入端子3、 P型MOS電晶體6的柵極、N型MOS電晶體4 的柵極以及P型MOS電晶體30的柵極連接，並且背柵連接在低電位電源 5上。向輸入端子3輸入的信號是在低電位和接地電位間擺動的低電位信 號。
因此，P型MOS電晶體6以及N型MOS電晶體7形成反相放大器。 於是，來自與N型MOS電晶體4的柵極連接的輸入端子3的信號被反相 放大並經由節點16被傳遞到N型MOS電晶體9以及P型MOS電晶體31 的柵極上。從而，輸出到節點16上的信號是在低電位和接地電位間擺動的低電位信號。
其結果是，在節點15上產生與輸入端子3邏輯相反的信號，並維持 該信號。
另外，在節點17上產生與傳遞到N型MOS電晶體9的柵極上的信號 邏輯相反的信號，並維持該信號。這是因為P型MOS電晶體2以及P型 MOS電晶體8各自的柵極被進行了所謂的交叉連接而構成了鎖存電路的緣 故。
節點15和節點17的信號是在由高電位電源1引起的高電位和由接地 電源14引起的接地電位之間擺動的高電位信號。
當高電位電源1先被接通時，實施例2的電平位移電路進行與實施例 1的電平位移電路相同的動作。另外，當低電位電源5先被接通時，也進 行與實施例1的電平位移電路一樣的動作。
假設在輸入信號的邏輯被切換之前，輸入到輸入端子3上的輸入信號 為接地電位，節點16為低電位，節點15為高電位，節點17為低電位，從 輸出端子13輸出的輸出信號為接地電位。
並且，當輸入信號從接地電位向低電位上升時，實施例2的電平位移 部21中的各節點的電位如下改變。
首先， 一旦輸入信號向低電位上升，N型MOS電晶體4就截止，但 此時由於離節點16下降到接地電位需要一定時間，因此節點17的電位保 持接地電位。此時，P型MOS電晶體2導通，如上所述，N型MOS晶體 管4也同時導通。這裡，由於P型MOS電晶體30處於截止狀態，因此P 型MOS電晶體2、 P型MOS電晶體30以及N型MOS電晶體4的電流路 徑被阻斷，因此在上述的電流路徑中不會有擊穿電流流過。
由於在實施例1的反相器部20中不存在阻斷電流路徑的P型MOS晶 體管30，因此不能防止擊穿電流流過。
如上所述，實施例2的電平位移電路包括電平位移部21、反相器部
1720、以及N型MOS電晶體12，所述電平位移部21與高電位電源1、低電 位電源5、以及接地電源14連接，並且從輸入端子3接收在低電位和接地 電位之間擺動的輸入信號，從節點15輸出在高電位和接地電位之間擺動 的輸出信號，所述反相器部20對該輸出信號進行反相放大，N型MOS晶 體管12的柵極電極與低電位電源5連接。將低電位信號向高電位信號的 變換稱作電平位移。
並且，上述的電平位移部21包括P型MOS電晶體2、 P型MOS晶 體管30、 P型MOS電晶體31、 P型MOS電晶體8、 N型MOS電晶體4、 N型MOS電晶體9、以及反相器，其中，所述反相器接收連接在N型 MOS電晶體4以及P型MOS電晶體30的柵極電極上的輸入信號，並向N 型MOS電晶體9以及P型MOS電晶體31的柵極電極輸出在低電位和接 地電位之間擺動的、輸入信號的反相信號，P型MOS電晶體2、 P型MOS 電晶體30、以及N型MOS電晶體4串聯連接在高電位電源和接地電位電 源之間，P型MOS電晶體8、 P型MOS電晶體31、 N型MOS電晶體9串 聯連接在高電位電源和接地電位電源之間，連接P型MOS電晶體30和N 型MOS電晶體4的節點15連接在P型MOS電晶體8的柵極電極以及反 相器上，連接P型MOS電晶體31和N型MOS電晶體9的節點17連接在 P型MOS電晶體2的柵極電極上。
其結果是，在實施例2的電平位移電路中，當在Tl時刻先接通了高 電位電源1時，由於低電位電源5為接地電位，因此N型MOS電晶體12 截止。從而沒有擊穿電流流過反相器部20。另外，直到在T2時刻接通低 電位電源5之前，輸出端子13輸出具有高電位的信號。
另一方面，在實施例2的電平位移電路中，當在Tl時刻先接通了低 電位電源5時，由於高電位電源1為接地電位，因此雖然N型MOS晶體 管12導通，但沒有擊穿電流流過反相器部20。另外，當在T2時刻接通低 電位電源5並且來自輸入端子3的輸入信號變為低電位時，輸出端子13輸
出具有高電位的信號。
並且，在實施例2的電平位移電路中，通過在電平位移部21中配置P 型MOS電晶體30和P型MOS電晶體31，即使在通常的動作中也能夠防止電平位移部21中的擊穿電流。 (實施例3 )
實施例3涉及半導體電路裝置，該半導體電路裝置包括模擬電路、 邏輯電路、以及接收來自邏輯電路的控制信號並向模擬電路輸出信號的實 施例1或實施例2的電平位移電路。利用附圖5對實施例3進行說明。
圖5示出了實施例3的半導體電路裝置50。半導體電路裝置50包 括接受高電位的提供的高電位電源端子40、模擬電路41、電平位移電 路42、信號傳遞電路43、邏輯電路44、接受低電位的提供的低電位電源 端子45、接收輸入信號的輸入端子46、輸出輸出信號的輸出端子47。
上面雖然採用了模擬電路41，但只要是能夠通過高電位驅動的電路就 可以是任意的電路。另外，上面雖然採用了邏輯電路44，但只要是能夠通 過低電位驅動的電路就可以是任意的電路。
接受高電位的提供的高電位電源端子40是從半導體電路裝置50的外 部接受高電位的提供的端子。其中，高電位是指具有例如3.0V的電位。
模擬電路41是接受上述的高電位而動作的電路。例如，模擬電路41 包含有將數位訊號變換成模擬信號的電路。其中，模擬信號是指通過其電 位本身來傳遞信息的信號。在本實施例3的半導體電路裝置中雖然沒有與 模擬電路41連接並與半導體電路裝置的外部進行信號的輸入輸出的端 子，但也可以在模擬電路41上連接這樣的端子。
並且，模擬電路41依靠從邏輯電路44輸出的掉電信號(power down signal)、或者在接通高電位電源1時，接收由電平位移電路42產生的高 電位信號，即高電位掉電信號。
並且，模擬電路41具有提供電源用的P型MOS電晶體，該提供電源 用的P型MOS電晶體通過柵極接收上述的高電位掉電信號，通過源極接 收來自高電位電源端子40的高電位，並且其漏極與構成模擬電路41的其 他的電晶體連接。
其結果是，即使從外部向高電位電源端子40提供了高電位，當高電 位掉電信號為高電位時，通過高電位電源端子40向模擬電路41的電位的 提供將被切斷。只要從外部沒有向高電位電源端子40提供高電位，那麼
19顯然不管高電位掉電信號的電位如何，都不會有高電位被提供給模擬電路41。
電平位移電路42是實施例l或實施例2的電平位移電路，並且是當向 低電位電源端子45和高電位電源端子40提供了低電位電源和高電位電源 時將低電位信號變換成高電位信號的電路。將低電位信號向高電位信號的 變換稱作電平位移。
艮口，電平位移電路42從邏輯電路44接收掉電信號，所述掉電信號用 於控制是否切斷向模擬電路41的高電位的提供。這裡，上述的掉電信號 為低電位信號。並且，當向高電位電源端子40提供了高電位並向低電位 電源端子45提供了低電位時，電平位移電路42向模擬電路41提供與來自 邏輯電路44的掉電信號同相的高電位信號。
另外，由於電平位移電路42是實施例1或實施例2的電平位移電路， 因此，當先向高電位電源端子40提供了高電位但沒有向低電位電源端子 45提供低電位時，電平位移電路42向模擬電路41輸出具有高電位的高電 位掉電信號。
信號傳遞電路43是將來自模擬電路的高電位信號傳遞給數字電路的 電路。例如，信號傳遞電路43是反相器，該反相器過低電位電源和接地 電源而動作，並包括即使柵極接收高電位信號也不會被破壞的N型MOS 電晶體和P型MOS電晶體。
邏輯電路44是接收低電位電源而動作的電路。例如，邏輯電路44是 用於壓縮由數字數據構成的圖像數據、處理由數字數據構成的運動圖像的 電路。其中，數位訊號是指在取預定電位以上時識別為"1"並取預定電 位以下識別為"0"來傳遞信息的信號。
邏輯電路44向電平位移電路42輸出用於控制是否切斷向模擬電路41
的高電位的提供的掉電信號。
接受低電位電源的提供的低電位電源端子45是從半導體電路裝置的 外部接受低電位的提供的端子。其中，低電位是指例如1.8V。
接收輸入信號的輸入端子46是接收輸入給邏輯電路的來自半導體電 路裝置外部的輸入信號的端子。上述的輸入信號例如在接地電位和1.8V之間擺動。
輸出輸出信號的輸出端子47是從邏輯電路向半導體電路裝置的外部 輸出輸出信號的端子。其中，上述輸出信號例如在接地電位和1.8V之間 擺動。
<總結〉
實施例3的半導體電路裝置包括低電位電源端子、高電位電源端 子、模擬電路(通過高電位驅動的電路)、邏輯電路(通過低電位驅動的 電路)、以及將從邏輯電路輸出的低電位信號電平變換成高電位信號並輸 出給模擬電路的實施例1或實施例2的電平位移電路。
並且，低電位電源是用於邏輯電路的電源，高電位電源是用於模擬電 路的電源。
另外，上述的模擬電路基於提供給模擬電路的來自電平位移電路的高 電位信號來選擇向模擬電路提供高電位電源還是切斷高電位電源向模擬電 路的提供。
於是，在實施例輸入端子3的半導體電路裝中，由於電平位移電路42 是實施例l或實施例2的電平位移電路，因此，當先向高電位電源端子40 提供了高電位但沒有向低電位電源端子45提供低電位時，向模擬電路41 輸出具有高電位的高電位掉電信號。並且，模擬電路41具有提供電源用 的P型MOS電晶體，該提供電源用的P型MOS電晶體通過柵極接收上述 的高電位掉電信號，通過源極接收來自高電位電源端子40的高電位，並 且其漏極連接在構成模擬電路41的其他的電晶體上。其結果是，模擬電 路41能夠選擇向模擬電路提供高電位電源還是切斷高電位電源向模擬電 路的提供。
於是，當先向高電位電源端子40提供了高電位但沒有向低電位電源 端子45提供低電位時，不會向模擬電路41提供高電位電源，因此在模擬 電路41中沒有擊穿電流等剩餘電流流過。
另外，當先向低電位電源端子45提供了低電位但沒有向高電位電源 端子40提供高電位時，由於不會向模擬電路41提供高電位電源，因此在 模擬電路41中沒有擊穿電流等剩餘電流流過。產業上的實用性本發明能夠提供一種至少被提供兩種電源並包括電平位移部和反相器 部的電平位移電路，該電平位移電路不管電源的接通順序如何都可防止反 相器部的擊穿電流。本發明能夠提供一種半導體電路裝置，該半導體電路裝置包括以高 電位電源動作的模擬電路、以低電位電源動作的邏輯電路、以及當被提供 了高電位電源但未被提供低電位電源時向模擬電路提供具有高電位的信號 的上述電平位移電路。
權利要求
1.一種電平位移電路，其特徵在於，包括產生高電位的高電位電源；產生低電位的低電位電源；產生接地電位的接地電位電源；電平位移部，所述電平位移部接收在所述低電位和接地電位之間擺動的低電位信號，並將該低電位信號變換成在所述高電位和接地電位之間擺動的高電位信號後輸出；反相器部，所述反相器部對來自所述電平位移部的所述高電位信號進行反相放大；以及N型MOS電晶體，所述N型MOS電晶體與反相器部串聯連接在所述高電位電源和接地電位電源之間，並且其柵極電極連接在所述低電位電源上，所述N型MOS電晶體向所述反相器部提供接地電位。
2. 如權利要求1所述的電平位移電路，其特徵在於， 所述電平位移部包括第一P型MOS電晶體、第二P型MOS電晶體、第一N型MOS晶體 管、以及第二N型MOS電晶體；以及反相器，所述反相器接收與所述第一 N型MOS電晶體的柵極電極連 接的所述低電位信號，並將所述低電位信號的反相信號輸出給所述第二 N 型MOS電晶體的柵極電極，所述第一 P型MOS電晶體和所述第一 N型MOS電晶體串聯連接在 所述高電位電源和所述接地電位電源之間，所述第二 P型MOS電晶體和所述第二 N型MOS電晶體串聯連接在 所述高電位電源和所述接地電位電源之間，與所述第一 P型MOS電晶體和所述第一 N型MOS電晶體連接的第 一節點連接在所述第二 P型MOS電晶體的柵極電極以及所述反相器部 上，與所述第二 P型MOS電晶體和所述第二 N型MOS電晶體連接的第二節點連接在所述第一 P型MOS電晶體的柵極電極上。
3. 如權利要求1所述的電平位移電路，其特徵在於， 所述電平位移部包括第一 P型MOS電晶體、第二 P型MOS電晶體、第三P型MOS晶體 管、第四P型MOS電晶體、第一N型MOS電晶體、以及第二N型MOS 電晶體；以及反相器，所述反相器接收與所述第一 N型MOS電晶體的柵極電極以 及所述第三P型MOS電晶體的柵極電極連接的所述低電位信號，並將所 述低電位信號的反相信號輸出給所述第二 N型MOS電晶體的柵極電極以 及所述第四P型MOS電晶體的柵極電極，所述第一P型MOS電晶體、所述第三P型MOS電晶體、所述第一N 型MOS電晶體串聯連接在所述高電位電源和所述接地電位電源之間，所述第二P型MOS電晶體、所述第四P型MOS電晶體、所述第二N 型MOS電晶體串聯連接在所述高電位電源和所述接地電位電源之間，與所述第三P型MOS電晶體和所述第一 N型MOS電晶體連接的第 一節點連接在所述第二 P型MOS電晶體的柵極電極以及所述反相器部 上，與所述第四P型MOS電晶體和所述第二 N型MOS電晶體連接的第 二節點連接在所述第一 P型MOS電晶體的柵極電極上。
4. 一種電平位移電路的驅動方法，其特徵在於， 所述電平位移電路包括 產生高電位的高電位電源； 產生低電位的低電位電源； 產生接地電位的接地電位電源；電平位移部，所述電平位移部接收在所述低電位和接地電位之間擺動 的低電位信號，並該低電位信號變換成在所述高電位和接地電位之間擺動 的高電位信號後輸出；反相器部，所述反相器部對來自所述電平位移部的所述高電位信號進 行反相放大，並包括串聯連接的P型MOS電晶體以及N型MOS電晶體；以及N型MOS電晶體，所述N型MOS電晶體與反相器部串聯連接在所述 高電位電源和接地電位電源之間，並且其柵極電極連接在所述低電位電源 上，所述N型MOS電晶體向所述反相器部提供接地電位，在所述電平位移電路的驅動方法中，向所述電平位移電路接通高電位電源，以使所述電平位移電路輸出所 述高電位信號，之後，接通低電位電源，向所述電平位移電路輸入具有接地電位的輸 入信號，從而使輸出端子輸出具有接地電位的信號。
5. —種半導體電路裝置，包括 連接低電位電源的低電位電源端子； 連接高電位電源的高電位電源端子； 通過高電位驅動的電路； 通過低電位驅動的電路；以及權利要求1、 2或3中的一個電平位移電路，所述電平位移電路將從 通過所述低電位驅動的電路輸出的低電位信號經電平位移而生成的高電位 信號輸出給通過所述高電位驅動的電路。
6. 如權利要求5所述的半導體電路裝置，其特徵在於， 所述低電位電源是用於通過從外部提供的所述低電位驅動的電路的電源，所述高電位電源是用於通過從外部提供的所述高電位驅動的電路的電源。
7. 如權利要求5所述的半導體電路裝置，其特徵在於， 通過所述高電位驅動的電路是模擬電路，通過所述低電位驅動的電路 是邏輯電路。
8. 如權利要求7所述的半導體電路裝置，其特徵在於，所述模擬電路基於來自所述電平位移電路的所述高電位信號來選擇向 所述模擬電路提供所述高電位電源或切斷所述高電位電源向模擬電路 的提供。
全文摘要
本發明是一種不產生剩餘電流的電平位移電路，其特徵在於，包括電平位移部，該電平位移部與產生高電位的高電位電源、產生低電位的低電位電源、產生接地電位的接地電位電源連接，接收在所述低電位和接地電位之間擺動的低電位信號，並將該低電位信號變換成在所述高電位和接地電位之間擺動的高電位信號後輸出；反相器部，該反相器部對來自所述電平位移部的所述高電位信號進行反相放大；以及N型MOS電晶體，該N型MOS電晶體與反相器部串聯連接在所述高電位電源和接地電位電源之間，其柵極電極連接在所述低電位電源上，並且向所述反相器部提供接地電位。另外，如果使用上述的電平位移電路，則能夠提供不管模擬電源和邏輯電源的接通順序如何都不會產生剩餘電流的半導體電路裝置。
文檔編號H03K5/02GK101558562SQ20068005656
公開日2009年10月14日 申請日期2006年12月8日 優先權日2006年12月8日
發明者船越純 申請人:富士通微電子株式會社