具有抗電磁幹擾電子模塊的構裝方法
2023-06-16 05:33:41 2
專利名稱：具有抗電磁幹擾電子模塊的構裝方法
技術領域：
本發明涉及一種電子模塊的構裝方法，特別是涉及一種具有抗電磁幹擾電子模塊的構裝方法。
背景技術：
由於半導體技術及半導體封裝技術的發展，使得目前半導體的電子元件構裝後的 最終元件產品能更加小型化、薄形化；亦使得目前電子產品有能力再朝向更輕薄的方向設 計。但是，當電子元件小型化後，因為導線之間的距離拉近，造成導線之間的信號相互 幹擾，因此反而要增設穩定信號的線路設計；除此之外，部份小型化電子元件，特別是應用 於中高頻段或高頻段的電子模塊，容易感應外界電磁信號產生誤動作，因此使用該等電子 模塊的廠商，都必須最後在電子產品內加設抗電磁幹擾的結構；如此一來卻又佔用了電子 產品內部的空間。由上述說明可知，如何在現今半導體構裝工藝中加入製作抗電磁幹擾結構的方 法，亦是有助於未來縮小電子產品尺寸的關鍵。
發明內容
本發明的目的在於，克服現有的電子模塊的構裝方法存在的缺陷，而提供一種新 的具有抗電磁幹擾電子模塊的構裝方法，所要解決的技術問題是令電子模塊構裝完成後具 有抗電磁幹擾的功能。本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出 的一種具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其包括以下步驟提供一封膠後 的電子模塊半成品，其中該半成品包含一載板、多數晶片及一膠體，該載板包含有多數導線 區域，各導線區域上設有至少一晶片且包含有至少一接地導線，該接地導線延伸至相鄰導 線區域邊界處，該膠體全面覆於載板及晶片上；沿著導線區域邊界切割半成品膠體及部份 載板，形成多數行列交錯的剖溝，令各導線區域的接地導線外露；濺鍍上一步驟的半成品， 令膠體表面及剖溝內壁均勻鍍上一金屬層，其中剖溝內的金屬層與各外露接地導線外露； 以及沿著剖溝切斷載板，以成型多數個獨立電子模塊。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。前述的具有抗電磁幹擾電子模塊的構裝方法，在第一道切割步驟之前，進一步包 含雷射雕刻步驟，該雷射雕刻步驟是以雷射雕刻各導線區域的對應膠體上表面，以形成一 凹凸標示圖案。前述的具有抗電磁幹擾電子模塊的構裝方法，其中所述的載板上表面形成至少一 接地線路，以延伸與至少一相鄰導線區域的邊界。前述的具有抗電磁幹擾電子模塊的構裝方法，其中所述的載板下表面形成有至少 一接地線路，並延伸至與至少一相鄰導線區域的邊界，且該載板對應該接地線路處形成有金屬貫孔，該金屬貫孔位於相鄰導線區域邊界。前述的具有抗電磁幹擾電子模塊的構裝方法，其中所述的晶片包含IC晶片。前述的具有抗電磁幹擾電子模塊的構裝方法，其中所述的晶片包含表面粘著型元件。前述的具有抗電磁幹擾電子模塊的構裝方法，其中所述的晶片包含表面粘著型元件。本發明與現有技術相比具有明顯的優點和有益效果。由以上可知，為達到上述目 的，本發明提供了一種具有抗電磁幹擾電子模塊的構裝方法，包含有以下步驟提供一封膠 後的電子模塊半成品；沿著導線區域邊界切割半成品膠體及部份載板，形成多數行列交錯 的剖溝，令各導線區域的接地導線外露；濺鍍上一步驟的半成品，令膠體表面及剖溝內壁均 勻鍍上一金屬層，其中剖溝內的金屬層與各外露接地導線外露；及沿著剖溝切斷載板，以成 型多數個獨立電子模塊。藉由上述技術方案，本發明具有抗電磁幹擾電子模塊的構裝方法至少具有下列優 點及有益效果上述本發明主要設計載板上各導線區域中的接地導線延伸至與至少一相鄰 導線區域的邊界處，配合二次切割步驟及一次濺鍍步驟，即能在膠體上表面形成金屬層，且 該金屬層又確保能與其對應的接地導線連接，而具有抗電磁幹擾的功效。本發明次一目的是提供一種類似金屬烙印標示圖案的電子模塊構裝方法，即在第 一道切割步驟之前，先以雷射雕刻膠體表面，以形成一凹凸的標示圖案，再進行第一道切割 步驟；如此一來，待完成濺鍍步驟後，膠體上金屬層表面即能同樣顯示凹凸的標示圖案，呈 現金屬烙印觀感的標示圖案；是以，使用本發明不必擔心製作電子模塊成品後的標示圖案。綜上所述，本發明是有關一種具有抗電磁幹擾電子模塊的構裝方法，是主要在電 子模塊構裝的封膠工藝後，自載板上膠體沿著各電子模塊邊界向下切割，以切開載板上部 份接地導線為止，即不切穿載板；如此即在膠體上形成有多數道剖溝，之後再對載板進行濺 鍍，均勻地在膠體及剖溝表面鍍上一金屬層，令該金屬層與載板的接地導線連接；最後，再 執行第二道切割步驟，即沿著各剖溝將載板切穿，完成多數個獨立的電子模塊構裝；由於各 電子模塊膠體上金屬層與其載板的接地導線電連，故可作抗電磁幹擾用。本發明在技術上 有顯著的進步，具有明顯的積極效果，誠為一新穎、進步、實用的新設計。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段， 而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優點能夠 更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖1是用於本發明的一種設有晶片的載板的俯視平面示意圖。圖2是圖1其中一導線區域俯視平面示意。圖3是本發明構裝方法的第一較佳實施例各步驟的剖面示意圖。圖4是用於本發明的另一種載板的仰視平面示意圖。圖5是圖4其中一導線區域仰視平面圖。圖6是本發明構裝方法的第二較佳實施例各步驟的剖面示意圖。圖7是本發明製作最終電子模塊的局部剖面圖。
10 載板101 導線區域102:邊界11 上表面12 接地線13 下表面15 金屬貫孔16 膠體
161 剖溝162:圖案17:金屬層20:晶片30:電子模塊31:圖案
具體實施例方式為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合 附圖及較佳實施例，對依據本發明提出的具有抗電磁幹擾電子模塊的構裝方法其具體實施 方式、步驟、特徵及其功效進行詳細說明。請參閱圖1、圖2及圖3A所示，為本發明構裝方法所使用的一種載板10的俯視平 面圖，其包含有多數呈矩陣排列的導線區域101，各導線區域101上下表面分別形成信號線 路及接地線路12，其中上表面是供固定至少一晶片20用；在本實施例中，該上表面至少一 接地線路12是分別延伸與至少一相鄰導線區域101的邊界102。請參閱圖2、圖5及圖6A所示，為本發明構裝方法所使用的另一種載板IOa的底視 平面圖，其包含有多數呈矩陣排列的導線區域101，各導線區域101上下表面分別形成信號 線路及接地線路12，其中上表面是供固定至少一晶片用；在本實施例中，該下表面的至少 一接地線路12是延伸至與至少一相鄰導線區域101的邊界102，且對應該接地線路102處 形成有金屬貫孔15，即該金屬貫孔15位於相鄰導線區域101的邊界102。上述晶片是包含有IC晶片及/或表面粘著型元件。請參閱圖3中A至D所示，是本發明構裝方法的第一較佳實施例各步驟的剖面示 意圖。本發明第一較佳實施例的具有抗電磁幹擾電子模塊的構裝方法，其包含有以下步 驟提供一封膠後的電子模塊半成品；其中該半成品是將圖1所示的載板10進行封膠 步驟，即一膠體16是全面覆於載板10上表面，並將晶片20封合於其中；沿著導線區域邊界102向下切割半成品膠體16及部份載板10，形成多數行列交錯 的剖溝161，令各導線區域10的接地導線12外露；濺鍍上一步驟的半成品，令膠體16表面及剖溝161內壁均勻鍍上一金屬層17，其 中剖溝161內的金屬層17是與各外露接地導線12外露；及沿著剖溝切斷載板10，以成型多數個獨立電子模塊30。請參閱圖6中A至D所示，是本發明構裝方法的第二較佳實施例各步驟的剖面示 意圖。本發明第二較佳實施例的構裝方法，其包含有以下步驟提供一封膠後的電子模塊半成品；其中該半成品是將圖1所示的載板IOa進行封 膠步驟，即一膠體16是全面覆於載板IOa上表面，並將晶片20封合於其中；沿著導線區域邊界102向下切割半成品膠體16、部份載板101及其金屬貫孔15， 形成多數行列交錯的剖溝161，令與金屬各導線區域101的金屬貫孔15部份側壁外露；濺鍍上一步驟的半成品，令膠體16表面及剖溝161內壁均勻鍍上一金屬層17，如此該剖溝161內的金屬層17即與各外露金屬貫孔15側邊連接；及沿著剖溝切斷載板10a，以成型多數個獨立電子模塊30。由上述第一及第二較佳實施例可知，本發明主要令載板上各導線區域中的接地導 線延伸至與至少一相鄰導線區域的邊界處，如此即能配合一次半切、一次濺鍍及一全切步 驟，將金屬層形成於膠體的上表面，並且令金屬層與各導線區域的接地線路直接連接或透 過金屬貫孔連接，讓電子模塊焊接至電路板上時，其金屬層藉由接地線路電連接至電路板 的接地端，而具有抗電磁幹擾的功效。此外，為使本發明容易進行後續的標示圖案動作，請參閱圖7所示，即在上述各實 施例的第一道切割步驟之前，先以雷射雕刻對應各導線區域的膠體16上表面，以形成一凹 凸標示圖案162，之後才進行第一道切割步驟；如此一來，待完成濺鍍步驟後，膠體16上金 屬層17表面即能同樣顯示凹凸的標示圖案，呈現金屬烙印觀感的標示圖案；是以，使用本 發明不必擔心製作 電子模塊30成品後的標示圖案31。以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖 然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人 員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾 為等同變化的等效實施例，但凡是未脫離本發明技術方案內容，依據本發明的技術實質對 以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
一種具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其包括以下步驟提供一封膠後的電子模塊半成品；其中該半成品包含一載板、多數晶片及一膠體；該載板包含有多數導線區域，各導線區域上設有至少一晶片且包含有至少一接地導線，該接地導線延伸至相鄰導線區域邊界處，該膠體全面覆於載板及晶片上；沿著導線區域邊界切割半成品膠體及部份載板，形成多數行列交錯的剖溝，令各導線區域的接地導線外露；濺鍍上一步驟的半成品，令膠體表面及剖溝內壁均勻鍍上一金屬層，其中剖溝內的金屬層與各外露接地導線外露；以及沿著剖溝切斷載板，以成型多數個獨立電子模塊。
2.根據權利要求1所述的具有抗電磁幹擾電子模塊的構裝方法，其特徵在於在第一道 切割步驟之前，進一步包含雷射雕刻步驟，該雷射雕刻步驟是以雷射雕刻各導線區域的對 應膠體上表面，以形成一凹凸標示圖案。
3.根據權利要求1或2所述的具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其中 所述的載板上表面形成至少一接地線路，以延伸與至少一相鄰導線區域 的邊界。
4.根據權利要求1或2所述的具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其中 所述的載板下表面形成有至少一接地線路，並延伸至與至少一相鄰導線區域的邊界，且該 載板對應該接地線路處形成有金屬貫孔，該金屬貫孔位於相鄰導線區域邊界。
5.根據權利要求1或2所述的具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其中 所述的晶片包含IC晶片。
6.根據權利要求1或2所述的具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其中 所述的晶片包含表面粘著型元件。
7.根據權利要求5所述的具有抗電磁幹擾電子模塊的構裝方法，其特徵在於其中所述 的晶片包含表面粘著型元件。
全文摘要
本發明是有關一種具有抗電磁幹擾電子模塊的構裝方法，是主要於電子模塊構裝的封膠工藝後，自載板上膠體沿著各電子模塊邊界向下切割，以切開載板上部份接地導線為止，即不切穿載板；如此即在膠體上形成有多數道剖溝，之後再對載板進行濺鍍，均勻地在膠體及剖溝表面鍍上一金屬層，令該金屬層與載板的接地導線連接；最後，再執行第二道切割步驟，即沿著各剖溝將載板切穿，完成多數個獨立的電子模塊構裝；由於各電子模塊膠體上金屬層與其載板的接地導線電連，故可作抗電磁幹擾用。
文檔編號H01L21/60GK101800214SQ20091000625
公開日2010年8月11日 申請日期2009年2月6日 優先權日2009年2月6日
發明者江大祥 申請人:同欣電子工業股份有限公司