栓鎖器的製作方法

2023-07-01 01:03:11

專利名稱：栓鎖器的製作方法
技術領域：
本發明涉及一種栓鎖器，特別涉及一種可高頻運作的栓鎖器。
背景技術：
在集成電路之中，經常需要使用到不同頻率的時鐘信號，以進行不同的
操作;因此,鎖相環(phase locked loop)/頻率合成器(synthes izer)是廣泛 地為業界所使用，以產生不同頻率的時鐘信號。
如業界所現有，鎖相環/頻率合成器具有一分頻器(divider),以將其內
部的壓控震蕩器所產生的信號加以分頻，如此便能通過分頻器的反饋機制， 使得鎖相環的輸出端能夠產生所須頻率的信號。
一般來說，分頻器通常是利用D型觸發器(D-type flip flop)實現的。 在此請參閱圖1，圖1為現有除數為2的分頻器100的示意圖。如圖1所示， 分頻器IOO是以一D型觸發器200實現的，其中，D型觸發器200的反向輸 出端Q，與輸入端D相互耦接；如此一來，輸出端Q所輸出的信號與時鐘輸 入端所輸入的時鐘信號CK便可如圖1所示，彼此之間具有一個倍數為2的關 系。由於D型觸發器的原理與運作已為業界所現有，故不另贅述於此。
此外，由於分頻器往往必須操作在高頻，因此在實作上，D型觸發器經 常採用電流模式邏輯(current mode logic, CML)的電路來實現，其系由兩個 栓鎖器組成，而其相關原理與現有電路結構請參考Behzad Razavi的著作RF Microelectronics ( ISBN: 0-13-887571-5 )中第290頁的說明，故在此便不 另贅述。
然而，若要達成前述分頻器100的功能，僅須將前述D型觸發器內部的 兩栓鎖器的輸入輸出端相互串接，以構成如圖l所示，由輸出端Q反饋至輸 入端D的反饋迴路。如前所述，比起一般的標準組件來說，雖然前述電流模 式的D型觸發器更適用於高頻操作上，但仍然有其限制。舉例來說，當電路設計者必須設計一個除4的分頻器時，最簡單的做法
便是將兩級除2的分頻器(亦即串接兩級D型觸發器)串接在一起。
但若要將一個除4的分頻器搡作於高頻，常見的解決方式就是將D型觸
發器內部負載(可能為電阻或主動組件)變小，如此便可使整體的RC常數更
小。但是，同時也必須提供更大的偏壓電流，如此才能提供足夠的信號振幅，
以供下一級串接的D型觸發器使用。
而加大偏壓電流的操作會遭遇到幾個問題
首先，第一種做法是將電流變大，但不調整偏壓模塊內部電晶體的長寬 比(W/L ratio),但是這樣的做法會使偏壓電流源(一般為電流鏡電路)的柵漏 極電壓Vds更小，甚至可能會導致偏壓電流源進入三極體區(triode region)， 以至於電流無法再增加，並且也使得操作頻率無法再增加。
而第二種做法是將電流變大，並且隨之調整內部電晶體的長寬比；然而， 這樣的做法會使得從內部電晶體柵極端看進去的寄生電容變大；對於下一級 串接的D型觸發器來說，其所增加的寄生電容將會是前級D型觸發器的負載。 換言之，下一級D型觸發器所增加的寄生電容，會造成前級D型觸發器的RC 延遲增加，進而限制了整體電路的最高操作頻率。

發明內容
因此本發明的主要目的之一在於提供一種可以高頻運作的栓鎖器，以解 決現有技術中的問題。
根據本發明的一實施例，提供一種栓鎖器(latch),其包含有 一放大電 路，用來在一第一狀態接收一第一偏壓電流，以放大一輸入信號並產生一放 大信號； 一栓鎖單元，耦接至該放大電路，用來栓鎖該放大信號，並在一第 二狀態接收一第二偏壓電流，以輸出該放大信號；以及一偏壓電路，耦接至 該放大電路與該栓鎖單元，用來在該第一狀態提供該第一偏壓電流至該放大 電路，以及在該第二狀態提供該第二偏壓電流至該栓鎖單元，該偏壓電路包 含有 一第一偏壓模塊，耦接至該放大電路，用來在該第一狀態時提供一第 三偏壓電流至該放大電路；以及一第二偏壓模塊，耦接至該放大電路，用來 在該第一狀態提供一第四偏壓電流至該放大電路；其中，該第一偏壓電流與 該第三偏壓電流與該第四偏壓電流之和相等。本發明栓鎖器無須藉由調整電晶體的長寬比或是增加電晶體的柵源極電 壓差，來增加其偏壓電流；因此，本發明栓鎖器可以避免現有的寄生電容問 題，以進而操作在更高頻的環境中。


圖1為現有除數為2的分頻器的示意圖。 圖2為本發明栓鎖器的第一實施例的示意圖。 圖3為控制時鐘CK與反向控制時鐘CKN的示意圖。 圖4為本發明栓鎖器的第二實施例的示意圖。 圖5為本發明栓鎖器的第三實施例的示意圖。 圖6為本發明栓鎖器的第四實施例的示意圖。 附圖符號說明編號
100分頻器
400、500、600、700栓鎖器
410、510、60>710前置放大電路
420、520、620、720栓鎖單元
430、530、630、730偏壓電路
431、432、531、532、631、 632 偏壓電
640、650、740、750交流耦合電路
731、732可變電流源。
具體實施例方式
以下參考圖式詳細說明本發明。
在此請參閱圖2，圖2為本發明栓鎖器400的第一實施例的示意圖。如 圖2所示，栓鎖器400包含有一前置放大電路(preamplifier) 410， 一栓鎖單 元420，以及一偏壓電路430。在此請注意，前置放大電路410與栓鎖單元 420分別與前述的前置放大電路(pre-amplifier) 211與栓鎖單元212具有相
同的功能與操作，故在此並不另贅述其詳細運作。
舉例來說，栓鎖單元420系由兩個交錯耦接(cross-co卯led)的電晶體 M5、 M6組成；由於電晶體M5、 M6的柵極分別耦接至彼此的漏極，因此反向的信號Von、 Vop便可用來控制電晶體M5、 M6的導通狀態，進而維持住本身 的電壓電平。
在此請注意，本發明栓鎖器400的偏壓電路430與現有的偏壓電路有所 不同。在本實施例中，偏壓電路430包含有四個電晶體Ml-M4 ;其中，晶體 管M2、 M3的柵極系耦接至一共模電壓V。M,而電晶體M1、 M4的柵極分別耦接 至控制時鐘CK與反向控制時鐘CKN。在此請參閱圖3,圖3為控制時鐘CK與 反向控制時鐘CKN的示意圖。。
此外，電晶體M1、 M2可視為一差動電路(或可視為一子偏壓模塊)，其源 極皆接至一偏壓電流源431，而電晶體M1的漏極耦接至前置放大電路410, 電晶體M2的漏極則耦接至外部電壓源V,)D。
另一方面，電晶體M3、 M4可視為另一差動電路(或可視為另一子偏壓模 塊)，其源極皆接至一偏壓電流源432,而電晶體M3的漏極耦接至前置放大 電路410,電晶體M4的漏極則耦接至栓鎖單元420。
此外，為了使電路運作正確，控制時鐘CK、反向控制時鐘CKN、與共模 電壓V^的電壓值必須進行適當的設定；在本實施例中，控制時鐘CK處於高 邏輯電平時(譬如正緣時)，其電壓值較共模電壓Vt.w為高；此外，控制時鐘CK 處於低邏輯電平時(譬如負緣時)，其電壓值較共模電壓^為低。舉例來說， 控制時鐘CK的高邏輯電平可對應實際電壓值3. 5V，共模電壓V^可對應地電 位O,控制時鐘CL的低邏輯電平可對應實際電壓值-3. 5V。然而，前述的電 壓值3. 5V、 0V、 -3. 5V僅作為一實例以方便說明，而非本發明的限制。
而栓鎖器400的整體操作便如以下所述
首先，當控制時鐘CK處於正緣(高邏輯電平)時，對於電晶體M1、 M2所
壓V(:M,因此，偏壓電流源431所提供的電流13幾乎全部都會通過電晶體Ml 傳遞至前置放大電路410。另一方面，對於電晶體M3、 M4所組成的差動電路 來說，由於此時共模電壓Vew遠大於反向控制時鐘CKN所對應的電壓電平，因 此，偏壓電流源432所提供的電流14幾乎全部都會通過電晶體M3傳遞至前 置放大電路410。
在本實施例中，前置放大電路410包含有一電晶體對(transistor pair)M7、 M8,以及兩相對應的負載，而當電流13+14輸入前置放大電路410
8的電晶體對(transistor pair)M7、 M8之後,電晶體M7、 M8便會開始運作， 以配合負載對輸入信號Vin、 Vip進行一放大操作，並且將放大後的信號輸入 至栓鎖單元420。
接著，等到控制時鐘CK處於負緣(低邏輯電平)時，此時反向控制時鐘 CKN處於正緣(高邏輯電平)，對於電晶體M3、 M4所組成的差動電路來說，反 向控制時鐘CKN所對應的電壓電平遠大於共模電壓V唚因此，偏壓電流源432 所提供的電流14幾乎全部都會通過電晶體M4傳遞至栓鎖單元420。因此， 栓鎖單元420便會開始運作，以將前置放大電路410傳遞過來的信號加以栓 鎖，並且將栓鎖的信號輸出。
由前面的揭露可知，輸入至前置放大電路410的總偏壓電流是兩偏壓電 流13、 14的總和；因此可見，若電流I3與14相同(皆等於1)，那麼本發明 的偏壓電路430便可提供21的電流至前置放大電路410;如此一來，不但等 效上有電流加倍(如同現有技術中增加電晶體長寬比)的效果，並且由於晶體 管M3的柵極系耦接至共模電壓Vra,因此從電晶體Ml的柵極端看進去的寄生 電容並不會受到電晶體M2的影響而增大，因此也不會增加前一級的負載而限 制整體栓鎖器400能操作的最高頻率。
換言之，若要將栓鎖器400的操作於較高的頻率而需要更大的偏壓電流 時，本發明可將需要增加的電流設計為由偏壓電流14來提供(偏壓電流13可 保持不變)，如此便無須增加電晶體M1的長寬比而增加寄生電容；由此可知， 本發明可以在不增加寄生電容的前提下，達成提升總偏壓電流的目的。因此， 本發明栓鎖器400可以操作在更高的頻率。
在此請注意，在本實施例中，由於電晶體M2的漏極耦接至外部電壓源， 因此當控制時鐘CK處於負緣時(當栓鎖單元420運作時)，僅只有偏壓電流 14會傳遞至栓鎖單元420，以供栓鎖單元420使用。
在此請注意，本發明並未限制電晶體M廠M4的長寬比以及偏壓電流源 431、 432所提供的電流大小，電路設計者可依其需求(譬如欲操作的頻率)來 調整電晶體MfM4的長寬比以及各偏壓電流源431、 432所提供的電流大小， 以使整體栓鎖器400達到較佳的效能。舉例來說，當栓鎖器400操作於較低 頻的環境之中，那麼栓鎖單元420便需要將信號栓鎖一個較長的時間，由此 可知，栓鎖單元420所須的電流亦較大，因此，電路設計者便可以相對應地將電流14設計成較大的數值。
揭露至此，此領域具有通常知識者應可理解栓鎖器400的操作與功能， 故不另贅述。此外，業者應可輕易的將栓鎖器400應用於D型觸發器、分頻 器、或是鎖相環之中；舉例來說，如前所述，僅需將兩個栓鎖器400串接， 便可得到D型觸發器；此外，只須將D型觸發器的輸出端Q'反饋至輸入端D, 便可得到一個除2的分頻器；當然，將數個除2的分頻器串接，便可以得到 更大除數的分頻器；由於這些做法已經在前面的揭露中陳述，故不另贅述於 此。
在此請參閱圖4,圖4為本發明栓鎖器500的第一實施例的示意圖。如 圖4所示，在本實施例中，栓鎖器500與前述的栓鎖器400大致相同，其兩 者不同之處在於在偏壓電路530中，電晶體M2的漏極耦接於栓鎖單元520, 而非外部電壓源VnD。
因此，在本實施例中，當反向控制時鐘CKN處於高邏輯電平時(控制時鐘 CK同時處於低邏輯電平)，對於電晶體M1、 M2所組成的差動電路來說，共模 電壓V"遠大於控制時鐘CK所對應的電壓電平，因此，偏壓電流源531所提 供的電流13幾乎全部都會通過電晶體M2傳遞至栓鎖單元520 ;另一方面對 於電晶體M3、 M4所組成的差動電路來說，反向控制時鐘CKN所對應的電壓電 平遠大於共模電壓V ,因此，偏壓電流源532所提供的電流14幾乎全部都 會通過電晶體M4傳遞至栓鎖單元520 ;因此，栓鎖單元520便會開始運作，
以將適才栓鎖的信號輸出。
如前述可知，當栓鎖單元520運作時，通過電晶體M2的電流亦導入栓鎖 單元520之中，以供栓鎖單元520使用。換言之，在本實施例中，流入前置 放大電路510或栓鎖單元520的總偏壓電流皆為電流13與電流14的總和。
相同地，本發明並未限制電晶體M1一M4的長寬比以及偏壓電流源531、 5 32所提供的電流大小，電路設計者可依其需求(譬如欲操作的頻率)來調整 電晶體Ml—M4的長寬比以及各偏壓電流源531、 532所提供的電流大小，以使 整體栓鎖器500達到較佳的效能。
在此請參閱圖5,圖5為本發明栓鎖器600的第三實施例的示意圖。如 圖5所示，栓鎖器600另加入了兩交流耦合電路(AC co叩le circuit) 640、 650;交流耦合電路640耦接於控制時鐘CK與前置放大電路610之間，交流耦合電路650耦接於反向控制時鐘CKN與栓鎖單元620之間。其中，每一交 流耦合電路640均包含有一電阻與一併聯電容，其連接方式如圖5所示。在 本實施例中，交流耦合電路640、 650系用來將整體電路操作於最佳偏壓點， 由於其功能與運作已為業界所現有，故不另贅述於此。
在此請參閱圖6，圖6為本發明栓鎖器700的第四實施例的示意圖。如 圖6所示，在栓鎖器700的偏壓電路730中，所採用的電流源並非如前面實 施例的固定電流源，而改為可變電流源731、 732 ;如此一來，電路設計者可 以更輕易地變更可變電流源731、 732所提供電流的電流比例，以根據不同的 操作頻率，達成電路運作上的最佳效能。
相較於現有技術，本發明栓鎖器無須藉由調整電晶體的長寬比或是增加 電晶體的柵源極電壓差，來增加其偏壓電流 ，因此，本發明栓鎖器可以避免 現有的寄生電容問題，以進而操作在更高頻的環境中。
以上雖以實施例說明本發明，但並不因此限定本發明的範圍，只要不脫 離本發明的要旨，該行業者可進行各種變形或變更。
權利要求
1. 一種栓鎖器，其包含有一輸入電路，用來接收一輸入信號，並依據該輸入信號及一輸入參考電流產生一輸出信號；一輸出電路，耦接該輸入電路，用來接收該輸出信號，並依據一輸出參考電流輸出該輸出信號；以及一電流產生電路，耦接至該輸入電路與該輸出電路，用來依據一時鐘信號以產生該輸入參考電流至該輸入電路，以及產生該輸出參考電流至該輸出電路，該電流產生電路包含一第一電流產生單元，用來在該時鐘信號的值為一第一邏輯電平時提供一第一電流至該輸入電路，該第一電流為該輸入參考電流的一部分；以及一第二電流產生單元，用來當該時鐘信號的值為該第一邏輯電平時提供一第二電流至該輸入電路，該第二電流是該輸入參考電流的一部分，以及該第二電流產生單元在該時鐘信號為一第二邏輯電平時提供該第二電流至該輸出電路，且該第二電流為該輸出參考電流的全部或一部分。
2. 如權利要求1所述的栓鎖器，其中，該輸入電路包含 一電晶體對，用來接收該輸入信號；以及多個負載單元，耦接該電晶體對，用來與該輸入參考電流決定該輸出信其中，該輸入信號是一差動信號。
3. 如權利要求1所述的栓鎖器，其中，該輸出電路包含 一交錯耦接的電晶體對，耦接該輸入電路以及該第二電流產生單元'該交錯耦接的電晶體對接收該輸入信號，並用來栓鎖該輸出信號，以及當該時 鍾信號為該第二邏輯電平時依據該輸出參考電流輸出該輸出信號。
4. 如權利要求1所述的栓鎖器，其中，該第一電流產生單元包含 一第一電晶體對，耦接該輸入電路，分別用來接收該時鐘信號以及一參考信號；以及一第一電流源，耦接該第一電晶體對，用來提供該第一電流；其中，該第一電晶體對於該時鐘信號為該第一邏輯電平時形成一第一導 通路徑，該第 一 電流源經由該導通路徑提供該第 一 電流至該輸入電路。
5. 如權利要求4所述的栓鎖器，其中，該參考信號的值小於該第一邏輯 電平，並大於該第二邏輯電平。
6. 如權利要求1所述的栓鎖器，其中，該第一電流產生單元於該時鐘信 號為該第二邏輯電平時提供該第 一 電流至該輸出電路，且該第 一 電流為該輸 出參考電流的一部分。
7. 如權利要求6所述的栓鎖器，其中，該第一電流產生單元包含 一第一電晶體對，耦接該輸入電路及該輸出電路，分別用來接收該時鐘信號以及一參考信號；以及一第一電流源，耦接該第一電晶體對，用來提供該第一電流； 其中，該第一電晶體對於該時鐘信號為該第一邏輯電平時形成一第一導 通路徑，該第 一 電流源經由該第 一導通路徑提供該第 一 電流至該輸入電路， 且該第一電晶體對於該時鐘信號為該第二邏輯電平時形成一第二導通路徑， 該第 一電流源經由該第二導通路徑提供該第 一電流至該輸出電路。
8. 如權利要求7所述的栓鎖器，其中，該參考信號的值小於該第一邏輯 電平，並大於該第二邏輯電平。
9. 如權利要求1所述的栓鎖器，其中，該第二電流產生單元包含 一第二電晶體對，耦接該輸入電路及該輸出電路，分別用來接收該時鐘信號的一反相信號以及一參考信號；以及一第二電流源，耦接該第二電晶體對，用來提供該第二電流； 其中，該第二電晶體對於該時鐘信號為該第一邏輯電平時形成一第三導 通路徑，該第二電流源經由該第三導通路徑提供該第二電流至該輸入電路， 且該第二電晶體對於該時鐘信號為該第二邏輯電平時形成一第四導通路徑， 該第二電流源經由該第四導通路徑提供該第二電流至該輸出電路。
10. 如權利要求9所述的栓鎖器，其中，該參考信號的值小於該第一邏輯 電平，並大於該第二邏輯電平。
11. 如權利要求1所述的栓鎖器，其中，該第一電流產生單元與該第二電 流產生單元的至少其中之一 包含一可變電流源。
12. 如權利要求l所述的栓鎖器，其中，該第一電流的值不同於該第二電流的值。
13.如權利要求1所述的栓鎖器，其另包含有一交流耦合電路，耦接至該電流產生電路，該時鐘信號系經由該交流耦 合電路耦接至該電流產生電路。
全文摘要
一種栓鎖器包含一放大電路，用來在一第一狀態接收一第一偏壓電流，以放大一輸入信號並產生一放大信號；一栓鎖單元，用來栓鎖該放大信號，並在一第二狀態接收一第二偏壓電流，以輸出該放大信號；以及一偏壓電路，用來提供該第一偏壓電流至該放大電路，以及提供該第二偏壓電流至該栓鎖單元，該偏壓電路包含有一第一偏壓模塊，用來在該第一狀態時提供一第三偏壓電流至該放大電路；以及一第二偏壓模塊，用來在該第一狀態提供一第四偏壓電流至該放大電路；其中，該第一偏壓電流等於該第三偏壓電流與該第四偏壓電流之和。
文檔編號H03K19/01GK101431327SQ200710185068
公開日2009年5月13日 申請日期2007年11月6日 優先權日2007年11月6日
發明者邱偉茗, 陳家源 申請人:瑞昱半導體股份有限公司