一種改進的信號採集調理電路的製作方法
2023-06-14 10:58:06 1
專利名稱：一種改進的信號採集調理電路的製作方法
技術領域：
本發明屬於電路設計技術領域，尤其涉及一種改進的信號採集調理電路。
背景技術：
目前，常用的信號採集調理電路如圖1所示。圖1中，該電路包括射極跟隨模塊1、 比例運算模塊2、電平偏置模塊3、濾波模塊4。其中，U1為射極跟隨電路，比例運算模塊2由電阻&、R3、R4和比例運算放大器U2構成，電平偏置模塊3由電阻&、I 6、R7、I 8和U3構成，濾波模塊4由&、R10, C1, C2和U4構成。該電路的工作原理是輸入信號先經過採樣電阻R1, 將霍爾元件輸出的電流信號轉換為電壓信號，然後經過一電壓跟隨器，以增強帶負載能力； 再經過比例運算模塊2，將信號幅值適當的放大或減小；之後，經過運放組成的加減法運算其進行電平偏置，將負電位提到零以上。之所以要進行電平偏置，是因為採集後的信號要送到數位訊號處理器(DSP)進行AD變換，而數位訊號處理器只能接收單極性電平(0 3V)。 最後，將信號經過濾波模塊4濾除幹擾，即可進行AD變換。從圖1中可以看出，常用的信號採集調理電路使用器件多，佔用空間大，電路故障率高。
發明內容
本發明的目的在於提供一種改進的信號採集調理電路，用於解決常用的信號採集調理電路使用器件多、佔用空間大、電路故障率高的問題。為實現上述目的，本發明提供的技術方案是，一種改進的信號採集調理電路，包括射極跟隨模塊、比例運算模塊和用於實現電平偏置與濾波功能的電平偏置與濾波模塊，其特徵是所述電平偏置與濾波模塊包括第一電阻、第二電阻、第三電阻、第四電阻、第一電容、 第二電容和1個運算放大器；其中，第一電阻串聯連接在比例運算模塊輸出端和M端；第二電阻一端連接在M端，另一端接偏置電壓；第三電阻串聯連接M端和運算放大器的反相輸入端；第四電阻並聯連接M端和運算放大器的輸出端；第一電容並聯連接運算放大器的反相輸入端和輸出端；第二電容串聯連接M端和接地端；運算放大器的同相輸入端接地。所述電路濾波的截止頻率為IKHz時，所述第一電阻、第二電阻和第三電阻的阻值為3. IΩ，第四電阻的阻值為6. 4Κ Ω，第一電容為0. 01 μ F，第二電容0. 12 μ F。本發明在實現常用的信號採集調理電路功能的同時，減少元件的使用，節約了空間，減低了電路故障率。
圖1是常用的信號採集調理電路圖；圖2是改進的信號採集調理電路圖。
具體實施例方式下面結合附圖，對優選實施例作詳細說明。應該強調的是，下述說明僅僅是示例性的，而不是為了限制本發明的範圍及其應用。圖2是改進的信號採集調理電路圖。圖2中，改進的信號採集調理電路，包括射極跟隨模塊1、比例運算模塊2和電平偏置與濾波模塊5。其中，射極跟隨模塊1、比例運算模塊2與現有技術相同。電平偏置與濾波模塊5包括第一電阻&、第二電阻&、第三電阻R7、第四電阻&、第一電容C1、第二電容C2和1個運算放大器u3。其中，第一電阻&串聯連接在比例運算模塊 2的輸出端和M端；第二電阻R6—端連接在M端，另一端接偏置電壓Bias ；第三電阻R7串聯連接M端和運算放大器U3的反相輸入端；第四電阻&並聯連接M端和運算放大器U3的輸出端；第一電容C1並聯連接運算放大器U3的反相輸入端和輸出端；第二電容C2串聯連接M 端和接地端；運算放大器U3的同相輸入端接地。在本發明中，輸入電流信號經過精密採樣電阻札變為電壓信號，經過跟隨器U1後從&輸入，經過反相比例調節器U2，通過調節民適當放大或縮小其幅值，如將其調整為峰值為1.5V的正弦波，經過隊的輸出端輸出，進入電平偏置與濾波電路5。Bias為偏置電平輸入端，通過疊加偏置電平(-1.5V)，即可將正弦信號的負電位抬至零電位以上。調節電平偏置與濾波模塊5的第一電阻R5、第二電阻R6、第三電阻R7、第四電阻R8、 第一電容(^和第二電容C2的值，可以使運算放大器的截止頻率為ΙΚΗζ。其計算過程依據如下公式
權利要求
1.一種改進的信號採集調理電路，包括射極跟隨模塊、比例運算模塊和用於實現電平偏置與濾波功能的電平偏置與濾波模塊，其特徵是所述電平偏置與濾波模塊包括第一電阻、第二電阻、第三電阻、第四電阻、第一電容、第二電容和1個運算放大器；其中，第一電阻串聯連接在比例運算模塊輸出端和M端； 第二電阻一端連接在M端，另一端接偏置電壓； 第三電阻串聯連接M端和運算放大器的反相輸入端； 第四電阻並聯連接M端和運算放大器的輸出端； 第一電容並聯連接運算放大器的反相輸入端和輸出端； 第二電容串聯連接M端和接地端； 運算放大器的同相輸入端接地。
2.根據權利要求1所述的一種改進的信號採集調理電路，其特徵是所述電路濾波的截止頻率為IKHz時，所述第一電阻、第二電阻和第三電阻的阻值為3. ΙΩ，第四電阻的阻值為6. 4ΚΩ，第一電容為0. 01 μ F，第二電容0. 12yF。
全文摘要
本發明公開了電路設計技術領域中的一種改進的信號採集調理電路。包括射極跟隨模塊、比例運算模塊和電平偏置與濾波模塊；電平偏置與濾波模塊包括第一電阻、第二電阻、第三電阻、第四電阻、第一電容、第二電容和1個運算放大器；其中，第一電阻串聯連接在比例運算模塊輸出端和M端；第二電阻一端連接在M端，另一端接偏置電壓；第三電阻串聯連接M端和運算放大器的反相輸入端；第四電阻並聯連接M端和運算放大器的輸出端；第一電容並聯連接運算放大器的反相輸入端和輸出端；第二電容串聯連接M端和接地端；運算放大器的同相輸入端接地。本發明採用一個電路模塊完成了電平偏置與濾波兩項功能，減少了元件的使用，減低了電路故障率。
文檔編號H03M1/12GK102355263SQ20111013503
公開日2012年2月15日 申請日期2011年5月24日 優先權日2011年5月24日
發明者劉其輝, 李萬傑 申請人:華北電力大學