數字受控晶體振蕩器的製作方法
2023-06-06 06:16:06 2
專利名稱：數字受控晶體振蕩器的製作方法
技術領域：
本發明涉及一種為補償本機時鐘與基準時鐘之間的相位差和頻差而增加或減少無限量的小延遲或增量的方法和裝置，更具體地說，涉及一種使用兩並行延遲線的方法和裝置。現有技術目前傳統的以數據為主要對象的電子系統實質上全都是以其時鐘脈衝頻率控制著本機系統的本機時鐘脈衝發生器的存在為基礎的。為了能夠與外界有聯繫的本機系統一起工作，通常需要使本機時鐘與外界同步。這通常藉助於反饋鎖相環將本機振蕩器的相位鎖定在某些外部基準相位上。這類器件通常叫做PLL(鎖相環)。在這方面，本機振蕩器可以是自由振蕩的振蕩器或採用晶體諧振元件或同類諧振元件作為頻率確定元件的振蕩器。在後一種情況下，即使外部基準失準，振蕩器也能高度精確地在較長時間內維持其頻率和相位。通常採用的是將模擬控制電壓加到壓控振蕩器(VCO)或壓控晶體振蕩器(VXCO)的鑑相器上。
按照現行的技術觀點，藉助於可變延遲線是可以補償表現為本機時鐘相位誤差的延遲的。例如，藉助於將相應的延遲插加到本機系統時鐘脈衝發生器中的可變延遲可以補償不希望有的外部延遲，從而均衡相位誤差。除可變延遲外，往往還選取固定的附加延遲，從而可以減小可變延遲。但待補償的延遲可能是隨機且隨時間大幅度變化時，這樣做就行不通了。
例如，美國專利US-A4,868,514公開了一種對振蕩器的工作過程進行數字補償的設備和方法。公布的這項專利是想調整工作頻率實際相同的兩時鐘信號之間的相位，其中通過可變數字延遲傳送相位與其它時鐘的相位一致的經校正的時鐘信號。美國專利5,079,519公開了邏輯門群的一個數字鎖相環，其中這種設計藉助於在延遲線上選擇適當抽頭點的計數器使輸入信號與輸出信號之間保持既定的相位延遲。英國專利說明書GB-A2,236,223公開了類似的數字鎖相環，該鎖相環也有一個抽頭延遲線產生許多相位不同的信號，其中一個信號是通過選擇電路選取的。按照這個技術觀點採用延遲線的這種技術的其它實例，在其它文件中也有介紹，例如，美國專利US-A5,012,198，US-A4,795,985和US-A4,677,648等。
用選擇數字解決方法代替傳統採用VCO的解決方法具有如下的好處-數字解決辦法不難結合到用戶具體的集成電路(ASIC)中。
-不難在數字系統中應用監錯機構，並往數字系統中加入該機構。這一點在模擬解決辦法的情況下更難做到，因為這時就需要測定模擬控制信號。
-此外，數字解決辦法通常也比模擬解決辦法在設計和製造上帶來更大的方便。
上述已有技術解決辦法的共同缺點在於，延遲隨時間而變化到延遲處在能用可變延遲線獲取的最大值或最小值附近的程度時，問題就出現了。在期望延遲大幅度變化的那些情況下，需要往延遲線中加入使電路中的鎖相調整不難保持下去的較長延遲時間，而這種較長的鎖相時間反過來卻使相位分辨力和/或相位準確度變差。克服這項缺點的另一種方法是裝上一種邏輯電路，這種邏輯電路應能確保在絕對相位上與延遲線回跳例如2π，再在延遲線可調節區的大致中間部位鎖定在鎖相環上。
在延遲的過程中回跳一個周期(2π)的時間並非無足輕重的事，因為步長在同一電路的不同實例中是會大幅度變化，且可能會在例如0.1-0.3納秒左右。此外，需要一定的時間確保在相位躍變之後相位上的相對一致，因而應用這種方法時必然可以預料會出現顯著的不連續性。
因此，如何促使振蕩器忠實地追隨內部或外部基準信號隨時間而變化許多完整周期的相位，同時保持振蕩器的輸出信號的相位連續而不致使輸出信號中有相位躍變產生，對這個問題需要有一個簡單的解決辦法。發明概述按照本發明的方法和裝置，用具有限數量串聯連接的小延遲元件的延遲線有可能往振蕩器的時鐘信號中和從該信號中加入或減除無限量的小延遲檔，且在用數字方法可選取的一系列延遲檔之後將信號抽出。
按照本發明的第一個目的，大小給定的無限量延遲檔是在延遲線中通過瞬時轉換到另一個延遲線獲取的，其中各延遲線之間的這種瞬時轉換是通過從已啟動或工作的延遲線轉換到不工作或未啟動的相位經調整的延遲線進行的後一種延遲線業已調整得使不工作延遲線的延遲適當比工作延遲線的延遲大或小一個時鐘周期，從而使穩定本機振蕩器的相位即使在基準信號的相位連續變化時(例如在本機振蕩器的頻率與基準信號的頻率之間經常有小量頻差時)也能保持連續。
按照本發明的第二個目的，延遲線之間瞬時轉換之後，原先工作的延遲線進入不工作狀態，準備在相位再次變化到適宜再次使延遲線時移例如一個時鐘周期時按相應的方式在所述延遲線之間進行下一個瞬時轉換，同時維持振蕩器輸出信號不斷處於鎖定狀態。
本發明的第一實施例採用由兩個分立的具有用數字方法可選擇的抽頭點的延遲線組成的延遲線陣使一個延遲線工作，一個延遲線不工作，用於調整振蕩器信號的相位。
本發明的第二實施例所使用的延遲線陣列由一個延遲線組成，該延遲線有兩組用數字方法可選取的分接點，以便使一個延遲線工作，一個延遲線不工作，從而獲得用於校準振蕩器信號的相位。附圖簡介現在參照本發明的一些實施例並參看
本發明的內容。附圖中圖1示出了傳統的供調整本機時鐘(例如晶體振蕩器)的相位使其與外部基準相位一致的裝置；圖2示出了傳統的供調整本機時鐘的相位使其達到不希望有的內部延遲的裝置；圖3示出了按本發明構制的藉助於兩交替的延遲線連續調節本機振蕩器用的簡化裝置；圖4示出了按本發明構制的藉助於具兩個彼此獨立抽頭點的一個延遲線連續調節本機振蕩器用的簡化裝置；圖5是本發明採用三個振蕩器組應用實例的方框原理圖。
實現本發明的最佳方案圖1是簡化的方框圖，它示出根據現有技術的內部振蕩器相關於也進行外延遲的外部基準信號進行的相位補償。現有技術的這個實例假設，振蕩器的頻率實際上與基頻相同，因為該電路只補償相差。在所舉實例中，遲早都必須將可變延遲重新調整至少±1個周期，使其不致處在延遲線的調節或調整範圍之外。
圖2是本機振蕩按圖1所示的相同原理進行的相位補償的相應方框原理圖。發生不希望有的延遲，其原因在於，例如，時鐘控制通常為了能夠給電路卡或電路板上的所有數字電路提供公用同時時鐘，需要緩衝作用。這個緩衝作用延遲了時鐘信號，從而引來的方框中用不希望有的延遲表示的相位誤差。這個不希望有的延遲會隨所使用電路中的變化而變化。為建立本機時鐘的給定相位，採用了大於不希望有的延遲的固定的附加延遲，且在不希望有的變化著的延遲之後，可按圖2所示的功能藉助於一個相位比較器和一個可變延遲建立本機時鐘。由於可以按這種方式補償掉不希望有的延遲，因而有可能在更高的同步頻率下工作，並將同步情況維持到比原本所能達到的還要好的程度。
圖3是本發明供鎖相到基準時鐘用的裝置的方框圖，其中不希望有的延遲FD同時得到了補償。本發明的裝置使延遲可以數字形式連續增加地可改變地變化，並可以按實際上無限量的延遲檔進行相位補償。圖3中所示的裝置有一個本機時鐘脈衝發生器2呈晶體振蕩器X0的形式，正是這個X0的輸出信號需要就其在例如緩衝裝置3中的延遲FD加以補償，要求本機時鐘的相位與外部基準信號1的一致。外部基準信號1的頻率一般和晶體振蕩器X0的相同。與外部基準信號的相位比較是按傳統的方式藉助於操縱著控制邏輯4的相位比較器5進行的。控制邏輯包括一個傳統的加減計數器，它操縱著兩個並聯連接、與本機時鐘脈衝發生器2串聯的可變延遲線10和11。各延遲線路10和11又包括有限量的小延遲元件，其中延遲是通過以數字方式控制著該電路，使信號在經過一定次數的這種遞增延遲檔提取之後進行的。所述電路還有一個選擇電路，由控制邏輯控制選取來自可變延遲線10或11的信號，並將信號傳遞給實施延遲FD的緩衝裝置3，這裡延遲FD並非完全已知的，而且還可能會變化。兩可變延遲線10和11的輸出也傳送給另一個實際上按相位比較器5同樣的方式工作的相位比較器7。在所示最佳實施例的情況下，假設控制邏輯是在實施例的相位比較器7的輸入端加有絕對相位差為2Nπ的信號的情況下工作的，其中N是0以外的正整數或負整數。在最佳實施例中，N＝-1或+1，這是這種延遲線最有利的相應值。隨後，相位比較器7又將控制信號傳送給控制邏輯4。
圖3所示的裝置按下述方式工作。可變數字延遲線10和11由控制邏輯根據來自相位比較器的控制信號按周知方式分成幾個延遲檔，從而使可變延遲線10和可變延遲線11所傳送的信號相位各個會補償緩衝裝置3中的延遲FD，使本機時鐘的相位與外部基準信號1的一致。在這方面，控制邏輯的各計數器會操縱可變延遲線10和11，使一個延遲線處在其全延遲時限的頭半部，另一個延遲線相應地處在其全延遲時限的另一半，即各計數器提供給選擇電路6的各輸出之間的絕對相位會有例如正好2π的相位差。
控制邏輯4促使選擇其中一個在此情況下發送給緩衝裝置3的輸入信號。來自晶體振蕩器2的信號與外部基準信號之間的相差會以離散的小延遲檔連續不斷地得到補償。若傳送選擇電路6分配給緩衝裝置3的信號的在工作的延遲電路開始趨近其相位補償極限時，控制邏輯就會按一般方式指令選擇電路進行轉換，這時反而讓來自另一延遲線的信號通過，此另一個延遲線至此就成為不工作的信號變換器。這些可變延遲線之間的轉換是瞬間在本機時鐘上進行的，這是因為實際上它們的相對相位相同，而且還因為兩延遲線10和11在所舉最佳實施例中的絕對相位方面正好相差2π所致。
因此，控制邏輯4給選擇電路下的這個指令會使原先工作的延遲線不工作，原先不工作的延遲線工作。這時若相移持續下去從而通過當時不工作電路的延遲調整極限，則控制邏輯重新設定其計數值，使其在相位上往前或往後躍變2π。但這種相位躍變並不會影響本機時鐘的相位，本機時鐘的相位是通過工作的延遲線不斷提供的。一旦完成2π的相位躍變，不工作延遲線的相對相位可藉助於相位比較器7和控制邏輯再次獲取，等於工作延遲線的相位。這樣，這時就不存在完成此相位重新調整的關鍵時刻。持續不斷地按上述方式在可變延遲線10和11之間轉換，然後調節不工作的延遲線，可以用無限量的單位延遲檔調節延遲過程，而無需超越相位調節範圍之外，也無需輸出信號的相位參與原本需要進行的NX2π相位躍變，其中N為正整或負整數。
圖4示出了本發明的另一個實施例，該實施例的裝置不採用兩個分立的可變的延遲線10、11而採用一個有雙排信號接點或出口的單一數字延遲線15。其餘的方框1-7與圖3中類似的功能方框相當。延遲線中的每一個信號出口由兩個受控制邏輯4控制的控制輸入以數字的方式選取，這和圖3的實施例類似。因此，在此情況下，實際的延遲線15是持續不斷地工作的，而且代之以和延遲線工作和不工作的信號分接點一起工作的。其它各方面的作用與參看圖3時所述的作用完全一樣。但這後一種解決辦法有這樣的好處按圖4的解決辦法可以避免個別延遲線(例如圖3中的延遲線10和11)在製造容差方面的任何差異。
圖5舉例說明了本發明時鐘脈衝振蕩器的應用。在所舉的實例中，圖5方框圖所示的裝置以三個不同的平面A、B、C工作，每一個平面都有自己的晶控時鐘脈衝振蕩器X0，而當然這種裝置還可以擴充其它平面。基準信號或主信號藉助於保持邏輯ML1、ML2和ML3分別通過相應的選擇器SA、SB和SC選取，每一個保持邏輯影響基準信號在選擇器SA、SB和BC用相應各控制線M1、M2和M3的選擇。按照本發明，每一個振蕩器X0是相對於按圖3或圖4選取的基準信號加以控制並在相位上得到補償的。各控制邏輯CLA、CLB和CLC給相應的保持邏輯MLl、ML2和ML3傳送誤差指示信號CLERR。實際上，此誤差指示信號是藉助於圖4或圖5的相位比較器5獲得的。誤差指示信號表明，某給定平面再也不能用給定的基準相位調整其晶體振蕩器X0的相位。因此這表示有誤差存在，但由於系統中有多餘信息存在，因而可將有錯誤的振蕩器從系統中除掉直到誤差校正過來為止，因而不會影響系統的整體功能。這樣，本發明的電路使每個面的相位輸出不斷受到監控，使此相位在正常情況沒有誤差或錯誤存在時與其它兩平面的相位一致。可以看出，實際上平面A、B、C的任何一個平面都可用作基準平面，而萬一一個面出錯，也仍然還有兩個面實際上可以彼此相互控制，直到有錯的振蕩器X0校正好為止。
權利要求
1.一種校準相位和頻率與內部或外部基準頻率(1)不同的穩定本機頻率振蕩器(2)相位的方法，該方法利用相位比較器(5)和用數字方法遞增可變的延遲線將來自穩定本機頻率振蕩器的信號的相位校準得使其與內部或外部基準頻率相位(1)一致，其特徵在於當工作的延遲線趨近其相位調節極限時，在工作的延遲線(10，11)與來自振蕩器(2)的信號串聯的不工作的延遲線(11，10)之間轉換，工作與不工作的延遲線之間的絕對相位存在正好等於一整個時鐘周期或若干整個時鐘周期的相位差，其中在所述諸延遲線轉換時進行了功能上的交換，從而使原先工作的延遲線變成不工作的延遲線，原先不工作的延遲線變成工作的延遲線，直到進行另一個轉換為止，從而以延遲的方式無限次連續地遞增調節本機振蕩器(2)的信號的相位，使其與內部或外部基準相位(1)一致；當所述不工作的延遲線趨近其相位調節能力的極限時，用所述振蕩器(2)的至少±1個時鐘周期調節不工作的延遲線，使所述不工作延遲線的相對相位繼續與工作延遲線的輸出相位一致。
2.如權利要求1所述的方法，其特徵在於，採用兩個不同的並行遞增的可變延遲線(10，11)，該兩延遲線彼此相對的延遲相差相當于振蕩器(2)頻率的至少一個完整周期。
3.如權利要求1所述的方法，其特徵在於，採用一個遞增的可變延遲線(15)，該延遲線有兩排彼此的相對延遲相差相當于振蕩器(2)頻率的1個完整周期的抽頭點。
4.一種供校準穩定本機頻率振蕩器的信號的相位使其與給定基準頻率的相位一致的裝置，包括一個相位比較器(5)、一個計數邏輯和一個以數字方式遞增可變的延遲線，其特徵在於所述裝置還包括另一個相位比較器(7)和一個選擇電路(6)，所述選擇電路由具計數邏輯的控制邏輯(4)控制；與振蕩器(2)串聯的可變延遲線並聯劃分成第一延遲線和第二延遲線，兩延遲線藉助於另一個相位比較器(7)產生相同的相對相位延遲，其中，選擇電路使第一延遲線進入工作狀態，同時第二延遲線轉入不工作狀態，且不工作的延遲線得出的絕對相位相差振蕩器(2)振蕩頻率的±1個或若干個全周期；選擇電路從業已置入工作狀態的延遲線傳送信號。
5.如權利要求4所述的裝置，其特徵在於，第一和第二可變延遲線由兩個不同，彼此分立的遞增可變延遲線(10，11)組成。
6.如權利要求4所述的裝置，其特徵在於，第一和第二可變延遲線由單個具彼此分立的可控抽頭點的遞增可變延遲線(15)組成。
7.如權利要求5或6所述的裝置，其特徵在於，所述裝置，除振蕩器(2)的諧振元件(最好是石英晶體)例外，構成一個集成電路模塊。
8.如權利要求5或6所述的裝置，其特徵在於，所述裝有振蕩器(2)的諧振元件(最好是石英晶體)的裝置構成大規模集成電路模塊。
全文摘要
本發明通過瞬時在兩個並聯延遲線之間進行轉換可以在延遲線中獲取無限量的延遲檔或增量供調節例如來自晶體振蕩器(XO)的信號的相位之用。一個延遲線作為工作或經啟動的延遲線工作，另一個延遲線則未經啟動或不工作。同時還確保不工作的延遲線產生相對相位與工作延遲線的相同的信號，此絕對相位相差NX2π，其中N為0以外的正整數或負整數。本發明的方法和裝置使工作的延遲線能持續不斷地在其調節範圍內工作，且使本機振蕩器的相位能夠保持連續鎖定在基準信號的相位上。本發明的裝置還包括振蕩器(2)，相位比較器(5)、計數器(4)、另一個相位比較器(7)和選擇電路(6)，供從兩並聯延遲線(10，11)中已進入工作狀態的延遲線選取信號。
文檔編號H04L7/033GK1121753SQ9419189
公開日1996年5月1日 申請日期1994年3月24日 優先權日1993年4月28日
發明者N·P·A·裡德堡 申請人:艾利森電話股份有限公司