具有輸出緩衝控制的電子部件的製作方法
2023-11-02 08:51:32
專利名稱：具有輸出緩衝控制的電子部件的製作方法
技術領域：
本發明涉及具有集成電路的電子部件，該集成電路具有輸出觸發器，該輸出觸發器的輸出數據在部件的標準模式下分別轉遞給部件的一個輸出緩衝器，通過控制信號控制該輸出數據，其中在標準模式下由一個分配給輸出緩衝器的輸出啟動觸發器提供該控制信號，並且在部件的掃描模式下由掃描啟動單元提供控制信號。
這種類型的電子部件常常形成為專用集成電路(ASICs)，其在製造之後經受多方面的鑑定方法。ASICs是具有簡單功能的電路、比如觸發器、倒相器、NAND和NOR的組合，以及如存儲器陣列、加法器、計數器和鎖相環的複雜結構的組合。在ASIC中組合了不同的電路，以實施確定的應用。在這種情況下ASICs應用在許多產品中，譬如象電子遊戲、數位照相機、應用在汽車和PCs中的消費產品，以及應用在高技術產品中，譬如工作站和超級計算機中。
為了檢驗ASICs的功能，已知多種不同的「為測試設計」(DFT)的方法。DFT方法的優點在於，已經在部件的結構嵌入電路元件，這些元件使稍後基於掃描的測試成為可能，降低在ASICs電路板上所需測試點的數目並且同時迴避不存在的、對晶片的訪問點的問題。
這樣一種DFT方法的一個實例是所謂的邊界掃描(BS)，這種方法是根據IEEE 1149標準化的、晶片及電路板測試方法。邊界掃描的細節例如在H.Bleeker的著作「Boundary-Scan-TestA PracticalApproach」，Kluwer Academic Publishers 1993、ISBN 0-7923-9296-5中說明。在複雜的印刷電路板(PCBs)的製造中在板面上的所有連接測試基於邊界掃描方法。由於這個原因在其它的集成電路和ASICs中也執行這個標準。可是根據對於邊界掃描採取的硬體預先測試在部件的標準運行中、特別是在時序嚴格的接口中也出現關於輸入和輸出時序的一定限制。
在傳統的晶片布置中在一個電路板上的兩個晶片(晶片A和晶片B)形成一個接口，其中接口的單個數據路徑從輸出觸發器，簡稱輸出FF經過邊界掃描輸出單元的復用器、從輸入/輸出(I/O)緩衝器、電路板、晶片B的輸入緩衝器通向輸入節拍的輸入FF。
在這個傳統的布置中關於時序存在兩個要求1.必須遵循從晶片A中的最後一個觸發器直到晶片B中的第一觸發器的最大渡越時間，這意味著對從晶片A中的觸發器到晶片A上的輸出管腳的渡越時間限制。
2.接口的各個數據路徑的偏差，也就是說時滯、不得超過定義的極限。時滯一般在數據總線中表示在一個數據總線上在最慢的和最快的信號之間無意的渡越時間差。
由於在具有0.25μm(及其以下)刻畫結構寬度的晶片工藝中的深亞微米效應導致，在晶片上導線的渡越時間主宰各個門電路的延遲，在晶片布局中力求，輸出端的最後一個觸發器(和後面的復用器)儘可能靠近I/O緩衝器安置。這同樣適合於輸出啟動觸發器、簡稱輸出啟動FF，這種觸發器在傳統布置中控制晶片的所有I/O緩衝器。對這種情況必須說明，在下面輸出緩衝器的概念用作I/O緩衝器的同義詞。
現在由此產生一個問題，較寬接口的I/O緩衝器分布在晶片的邊緣，並因此到I/O緩衝器的輸出啟動FFs的路徑有不同的渡越時間。在啟動路徑中最後一個觸發器現在能，也就是說不再對於所有I/O緩衝器而是只對於由輸出啟動FF控制的I/O緩衝器組的一個緩衝器最佳安置。
為了實施邊界掃描在晶片的最後或者第一觸發器和I/O緩衝器之間，以及在輸出啟動FFs和I/O緩衝器之間設置邊界掃描單元，這些邊界掃描單元在掃描模式中可一起連接為移位寄存器。在掃描模式中也控制I/O緩衝器，可是在掃描模式中渡越時間問題(正如上面關於標準運行描述的)是無關緊要的，因為在掃描模式中工作頻率處在標準模式的節拍頻率的十分之一範圍(典型地為12.5MHz)內。
由於在應用和執行時序嚴格的接口中才出現渡越時間問題，其中在133MHz的總線頻率中到達嚴格的範圍。可是根據越來越高的節拍頻率將來在集成電路中，特別是在ASICs中時間嚴格的接口可能成為規定。
為了迴避不同渡越時間的問題，已知，對於接口的每個數據路徑規定一個具有後面的邊界掃描單元的單獨輸出啟動FF，該邊界掃描單元準確控制分配的I/O緩衝器。這種結構雖然乍看起來解決了I/O時序的基本問題，因為能按時序準則布置各個輸出啟動FFs，可是提出了關於測試渡越時間的大問題，因為由於分配給附加的輸出啟動FFs的邊界掃描單元顯著加長了邊界掃描鏈。此外必須執行相應附加的、用於實施邊界掃描測試的硬體並且提高了仿真時間。
為了說明仿真渡越時間對輸出啟動FFs數目的依賴性下面給出一個實例假設具有總共52個地址管腳、134個數據管腳、18個ECC管腳和一些控制管腳的SDRAM接口在上面描述的傳統布置裡、也就是說在這個可能出現渡越時間問題的布置裡、必需12個輸出啟動FFs，其中9個用於數據管腳。這個被考慮的晶片總共有1291個邊界掃描單元，其中757個是邊界掃描輸出單元。
對於每次仿真的準確布線的完整測試此外必須分別通過一個移位循環以「1」預先加載除了一個以外的所有輸出啟動FFs，該移位循環需要如此多的節拍，如邊界掃描鏈的長度總計(1292節拍)，以用所謂的「外測試(Extest)」驗證實際啟動或者激活所屬的管腳。對於該SDRAM接口的管腳總共需要12個移位循環，與此相比為了驗證整個晶片，需要87個移位循環。
如果現在也還給每個數據輸出管腳分配一個單個的輸出啟動FF，以迴避在標準運行中上述的渡越時間問題，這樣數據啟動的數目從9個將可能上升到134個。現在總共將需要那就是說212個移位循環，這意味著仿真時間上升了2.43倍。必須注意，在此僅僅考慮一個接口。
另一個實例示出在組件生產中測試渡越時間對輸出啟動FFs的依賴性在此列舉的實例是具有1294個邊界掃描單元、672個邊界掃描輸出單元和71個邊界掃描啟動單元、也就是說在掃描模式中用於控制I/O緩衝器的邊界掃描單元的ASIC MECA。由於為每個邊界掃描輸出單元設置一個邊界掃描啟動單元，邊界掃描鏈的長度提高了672-71＝601達到1294+601＝1895個邊界掃描單元。因此邊界掃描鏈的長度提高了46％並且測試時間提高了大約相同的百分比數值。
從中可以明顯看出，必須把邊界掃描單元的數目和特別是邊界掃描啟動單元的數目降到最低。
因此本發明基於這個問題，建立一個電子部件，在該部件中不出現渡越時間問題和時滯問題，並且用於邊界掃描方法的硬體費用和設計費用仍然儘可能保持較低。
根據本發明通過一種電子部件解決這個任務，在該部件中在掃描模式下一個掃描啟動單元控制至少兩個輸出緩衝器。
由此可能最小化並且平衡從數據路徑和啟動路徑的輸出端方面的最後一個觸發器到管腳的渡越時間，不必為這個網絡嵌入一個節拍樹並且沒有延長測試時間、仿真時間和測試器時間。
在本發明的一個有益安排中在輸出FFs和其各自的輸出緩衝器之間布置邊界掃描單元，其在掃描模式中能夠聯接成為一個移位寄存器。由此實現完整的邊界掃描功能。
根據另一個有益的實施方案每個輸出啟動FF經過一個控制復用器與輸出緩衝器連接，以在掃描模式和標準模式中規定輸出緩衝器的單獨控制。
根據本發明的一個有益觀點，控制復用器在標準模式中把輸出啟動FFs的控制信號提供給輸出緩衝器並且在掃描模式中把掃描啟動單元的控制信號提供給輸出緩衝器，這規定了輸出緩衝器的依賴模式的控制。
根據本發明的一個特別有益的實施方案，掃描啟動單元具有一個用於控制輸出緩衝器的第一控制輸出端和一個用於控制至少一個另外輸出緩衝器的第二控制輸出端。由此本發明的掃描啟動單元能控制多個輸出緩衝器，仍然相應地同時具有根據IEEE 1149標準的邊界掃描單元的功能性。
根據本發明的另一個特別有益的實施方案，掃描啟動單元是一個分配給輸出啟動FF的、具有兩個控制輸出端的邊界掃描單元，以便從由標準IEEE 1149已知的邊界掃描單元出發規定本發明。
根據本發明的另一個實施方案，輸出啟動FF的控制復用器是邊界掃描單元的輸出復用器，一個掃描單元分配給該輸出啟動FF，以節省這樣一個附加元件、即控制復用器並且在移位寄存器中集成這個掃描啟動單元。
掃描啟動單元的附加控制輸出端有利地經過緩衝控制導線與另外輸出緩衝器的至少一個控制復用器連接。因此掃描啟動單元在掃描模式中可能控制多於在標準模式中由輸出啟動FF控制的輸出緩衝器數目的輸出緩衝器。
根據本發明的一個特別有益的實施方案，邊界掃描單元在掃描模式中與掃描啟動單元聯接成為一個唯一的移位寄存器，以便設置一個移位寄存器用於測試所有的掃描單元。
在另一個有益的實施方案中控制復用器、從中央控制器出發，經過模式控制線路獲得模式控制信號。因此規定一種控制復用器的特別簡單的、待執行的控制。
在另一個其它實施方案中所有控制復用器由模式控制信號接入相同的狀態。因此掃描啟動單元在掃描模式中可能統一控制輸出緩衝器並且輸出啟動FF在標準模式中可能統一控制輸出緩衝器。
在另一個其它的實施方案中控制這些控制復用器的同一模式控制信號也控制邊界掃描單元的復用器，這些邊界掃描單元的復用器確定，是否來自輸出FFs的數據或來自移位寄存器的插入的數據經過輸出緩衝器輸出。由此控制復用器的控制能特別簡單地與邊界掃描單元的控制組合。
在附圖中示出了本發明的一個實施例，下面詳細描述本發明的實施例。本專利申請的唯一附圖示出了根據本發明的電子部件的圖解描述。
圖1示出了第一個根據本發明的、具有一個集成電路2的電子部件1和一個同樣具有集成電路4的第二電子部件3。在電子部件中，在本情況下涉及專用集成電路(ASICs)，ASICs一般包含一個ASIC核心、一個輸入區和一個輸出區。在圖1中僅僅示出了第一電子部件1的輸出區5以及第二電子部件3的輸入區6。
這兩個電子部件1、3經過由地址ADR_O_0至ADR_O_31定義的接口7彼此在一個電路板(沒有示出)上連接。接口7用於在部件或者ASICs1、3之間的數據交換。
第二ASICs 3的輸入區6包含輸入管腳8、這些輸入管腳8分別與輸入緩衝器9連接並且這些輸入緩衝器再度與輸入FFs 10連接。這些加入節拍(eintaktend)的輸入觸發器10或者輸入FFs把輸入的和取消節拍(abgetakteten)的數據轉遞給沒有示出的ASIC核心，其中一般輸入FFs 10屬於核心。各自並聯的邊界掃描輸入單元11處於輸入緩衝器9和輸入FFs 10之間。邊界掃描輸入單元11(BSCI)符合IEEE 1149標準並且在掃描模式中能經過移位寄存器線路12連接成為一個移位寄存器，以接收在輸入管腳8上施加的測試數據，並且通過形成的移位寄存器移出用於分析的測試數據。在這種情況下首先在BSCIs 11的BSCI觸發器14中接收輸入數據。接下來為了形成移位寄存器如此連接BSCI復用器13，以致BSCIs經過移位寄存器線路12形成移位寄存器。
輸出FFs 15位於ASICs 1的輸出區5中，這些觸發器15從沒有示出的、前面的開關元件獲得ASICs核心輸出的數據。一般輸出FFs 15屬於ASIC核心並且與輸入/輸出緩衝器或者I/O緩衝器16連接。I/O緩衝器16在優選實施例中是三態輸出緩衝器16。下面關於輸出緩衝器只涉及三態輸出緩衝器，可是必須說明在本發明的範圍內也能使用另外的、例如雙向緩衝器。輸出緩衝器16能採用邏輯狀態1、0以及高阻抗狀態Z。
輸出緩衝器16與輸出管腳17連接，由此可能從ASIC 1進行數據轉發並且進一步轉發給第二ASIC 3。輸出緩衝器16有一個啟動輸入端，其經過此後說明的控制復用器29與各自的輸出啟動FF 18、18a連接。輸出啟動FF 18、18a通過控制信號在ASIC 1的標準模式中控制輸出緩衝器16的狀態。輸出啟動FFs 18同輸出FFs 15一樣，從電子部件1的位於前面沒有示出的開關元件獲得其數據，並且該輸出啟動FFs 18一般分配給ASIC核心。
在輸出FFs 15和輸出緩衝器16之間布置邊界掃描輸出單元(BSCO)19。BSCO 19符合IEEE 1149標準，並且因此包含BSCO輸入復用器20、第一BSCO觸發器21、第二BSCO觸發器22以及BSCO輸出復用器23。BSCO輸入復用器20按狀態或者按插入的數據或者將來自輸出FF 15的數據輸入到BSCO第一觸發器21。該觸發器一方面經過移位寄存器線路12把數據轉遞給相鄰的、在移位寄存器中後面的BSCO 19的BSCO輸入復用器20，另一方面轉遞給第二BSCO觸發器22。BSCO觸發器22輸出端，以及輸出FF 15的輸出為BSCO輸出復用器23提供輸入，以致當該復用器23接入掃描模式時復用器23輸出來自第二BSCO觸發器22的數據或在標準模式中經過輸出緩衝器16輸出輸出FF的輸出。
對於BSCO功能性的更準確描述參見IEEE 1149標準。可是在此注意，BSCO輸出復用器23經過模式控制線路24從沒有示出的抽頭控制器獲得模式控制信號。模式控制信號確定，是否來自輸出FF 15的數據或也許作為測試矢量在BSCO 19中插入的來自第二BSCO觸發器22的數據轉遞給輸出緩衝器16。
根據本發明，在輸出啟動FF 18a，其在圖1中以ADR_EN表示，和附屬輸出緩衝器16a之間連接一個適配的BSCO 25，這個BSCO 25在下面稱為掃描啟動單元25。掃描啟動單元25用於在ASICs 1的掃描模式中控制ASICs1的輸出緩衝器16，其中在優選實施例中掃描模式是根據IEEE 1149標準的邊界掃描，但是也能是一個任意的、用於檢查ASCIs 1的另外掃描方法。
掃描啟動單元25與BSCO 19結構相同，就此而言具有一個輸入復用器20a、第一觸發器21a、第二觸發器22a以及輸出復用器23a，象其BSCO等效物一樣這些元件承擔類似功能。可是輸入復用器20a給第一觸發器21a或者提供來自輸出啟動FF 18a的輸出緩衝控制數據或者提供插入的數據。
本發明的掃描啟動單元此外具有第一控制輸出端26和第二控制輸出端27。輸出復用器23a的輸出與第一控制輸出端26連接並且給輸出緩衝器16a的啟動輸入端提供控制信號。在標準模式中輸出復用器23a通過模式控制信號如此連接，以致輸出啟動FFs 18a的控制信號施加於輸出緩衝器16a並控制該輸出緩衝器。在掃描模式中輸出復用器23a通過模式控制信號如此連接，以致來自掃描啟動單元25的第二觸發器22a的數據作為控制信號施加於輸出緩衝器16。
第二控制輸出端27使掃描啟動單元25的第二觸發器22a經過緩衝控制線路28與剩餘的輸出緩衝器16連接，也就是說與不是通過第一控制輸出端26控制的輸出緩衝器16連接。
在不是通過第一控制輸出端26控制的輸出緩衝器16和屬於各自輸出緩衝器16的輸出啟動FF 18之間分別布置一個控制復用器29。該控制復用器29獲得輸出啟動FFs 18的控制信號和掃描啟動單元25的第二觸發器的控制信號作為輸入。按控制復用器29的狀態兩個控制信號之一轉交給各自輸出緩衝器16用於控制緩衝器。這意味著，在標準運行期間各一個輸出啟動FF 18控制輸出緩衝器16，在掃描模式中掃描啟動單元監控所有輸出緩衝器16。
未示出的抽頭控制器在優選的實施例中由發送模式控制信號經過模式控制線路24控制這個控制復用器29的狀態。因此在控制復用器29上象在BSCO輸出復用器23和輸出復用器23a上一樣存在相同的模式信號並且優選地所有復用器接入相同的狀態中。
下面現在說明ASICs的不同工作模式(A)在標準模式中輸出FFs 15為來自第一ASIC 1的輸出和第二ASIC 3中的輸入獲得數據。在圖1中示例性地對於地址ADR_O_0通過箭頭30表示標準運行的數據路徑。來自輸出FF 15的數據到達輸出緩衝器16，因為沒有為了掃描模式而激活BSCO輸出復用器23。輸出啟動FF 18(ADR_EN_0)在標準模式中給輸出緩衝器16發送一個控制信號，因為控制復用器29再次沒有接入掃描模式。如果輸出啟動FFs 18的控制信號已激活輸出緩衝器16，則從輸出FF 15輸出的數據經過輸出管腳17和接口7到達第二ASICs 3的輸入管腳8。緊接著數據現在在第二ASICs 3的輸入FF 10中被取消節拍。
(B)在掃描模式中按照其製造測試ASICs 1、3。在優選實施例中掃描模式是邊界掃描測試，其中進行部件1、3的輸出端或者輸入端的連接測試。為此，BSCO 19和BSIC 11以及部件的掃描啟動單元25，通過BSCO輸入復用器20、BSCI復用器13和掃描啟動單元25的輸入復用器20a的控制連接為一個移位寄存器。在這種情況下BSCOs 19、BSICs11和至少一個掃描啟動單元25，通過移位寄存器線路12連接。以典型為12.5MHz的節拍，其約為標準運行節拍的十分之一，現在移位寄存器中插入測試矢量並且測試矢量到達第二BSCO觸發器23以及到達掃描啟動單元25的第二觸發器。在圖1中示例性地通過箭頭31示出經過接口7的在掃描模式中的數據流。來自第二BSCO觸發器22的數據經過BSCO輸出復用器23到達輸出緩衝器16，因為BSCO輸出復用器23通過模式控制線路24接入掃描模式。數據從輸出緩衝器16經過接口7進一步到達第二電子部件3的輸入緩衝器9中。在那裡數據經過接入掃描模式中的BSCI復用器13併到達BSCI觸發器14中。在ASIC 3接收數據並且存入BSCI 19之後，能通過BSCI復用器13的轉換產生移位寄存器並且經此從ASCI 3中讀出用於分析。
總的來說可以確定，在標準模式中由各一個分配的輸出啟動觸發器18實現輸出緩衝器16的控制。這有這樣的優點，觸發器18與後面附屬的控制復用器29一起能最佳安置在輸出緩衝器16附近。只有這樣才可能最小化並且平衡從數據啟動或者數據控制路徑的輸出一側最後一個觸發器到輸出管腳17的渡越時間，而不必為這個網絡嵌入一個節拍樹。
與此相反在掃描模式中掃描啟動單元25控制一組輸出緩衝器16。這引起，與傳統的實現相比沒有延長測試時間、仿真時間和測試器時間，因為不必執行附加的BSCO單元。
通過建立掃描啟動單元25，其分別在掃描模式、特別是在邊界掃描模式中承擔一組輸出緩衝器16的控制、並且通過應用各一個輸出啟動觸發器18，具有用於在標準模式中控制輸出緩衝器16的隨在後面的控制復用器29，為了電子部件1的布局創造在標準模式中的時序最佳化的最好前提條件，對於掃描模式沒有缺點或限制。
在半導體領域的新工藝中該布局的這樣一種考慮非常有意義，出於「物理編輯」工具的越來越多的使用這在電路合成中已經推斷出。
最後必須說明，在圖1中僅僅示出了在兩個ASICs之間的一部分接口。加點的線32應表明，由輸出FFs 15、輸出啟動FFs 18、BSCOs 19、輸出緩衝器16、掃描啟動單元25、控制復用器29和連接形成的組按照在圖1中公開的模式可以包含任意數目的元件。同理適合於在ASIC 3中的BSCIs 11的組。
在本發明的優選實施例中在一個組中只設置一個掃描啟動單元25，該單元25在標準模式中控制該組的所有輸出緩衝器16。可是也完全可以考慮如此大的組，在該組中在掃描模式下相對較低的節拍情況下，在掃描模式中的輸出緩衝器16的控制分配給多個掃描啟動單元25，以便能夠最佳化輸出緩衝器的控制時序。
專業人士容易理解，在一個接口中也可以彼此平行布置多個在圖1中描述的組，也就是說一個掃描啟動25分別控制一組輸出緩衝器16並且多個這樣的組共同形成ASICs的輸出區5。
權利要求
1.具有集成電路(2)的電子部件(1)，該集成電路具有輸出FFs(15)，該輸出觸發器的輸出數據在部件(1)的標準模式中分別轉遞給部件(1)的一個輸出緩衝器(16)，通過控制信號控制該該輸出數據，其中在標準模式中由分配給輸出緩衝器(16)的輸出啟動FF(18)提供該控制信號，並且在部件的掃描模式中由掃描啟動單元(25)提供控制信號，其中在掃描模式中掃描啟動單元(25)控制至少兩個輸出緩衝器(16)。
2.按照權利要求1的電子部件(1)，其特徵在於，在輸出FFs(15)和其各自的輸出緩衝器(16)之間布置邊界掃描單元(19)，該單元在掃描模式中聯接成為一個移位寄存器。
3.按照上述權利要求之一的電子部件(1)，其特徵在於，每個輸出啟動FF經過控制復用器(29)與輸出緩衝器(16)連接。
4.按照上述權利要求之一的電子部件(1)，其特徵在於，控制復用器(29)在標準模式中把輸出啟動FFs(18)的控制信號提供給輸出緩衝器(16)並且在掃描模式中把掃描啟動單元(19)的控制信號提供給輸出緩衝器(16)。
5.按照上述權利要求之一的電子部件(1)，其特徵在於，掃描啟動單元(25)具有一個用於控制輸出緩衝器(16a)的第一控制輸出端(26)和一個用於控制至少一個另外的輸出緩衝器(16)的第二控制輸出端(27)。
6.按照上述權利要求之一的電子部件(1)，其特徵在於，掃描啟動單元(25)是一個分配給一個輸出啟動FF(18)的、具有兩個控制輸出端(26、27)的邊界掃描單元。
7.按照權利要求6的電子部件(1)，其特徵在於，輸出啟動FF(18)的控制復用器(23a)是邊界掃描單元(25)的輸出復用器(23a)，一個掃描啟動單元(25)分配給該輸出啟動FF(18)。
8.按照上述權利要求之一的電子部件(1)，其特徵在於，掃描啟動單元(25)的附加控制輸出端(27)經過緩衝控制線路(28)與一個其它的輸出緩衝器(16)的至少一個控制復用器(29)連接。
9.按照上述權利要求之一的電子部件(1)，其特徵在於，掃描模式是根據在IEEE1149中標準化的方法的邊界掃描。
10.按照上述權利要求之一的電子部件(1)，其特徵在於，邊界掃描單元(19)在掃描模式中與掃描啟動單元(25)聯接成為一個唯一的移位寄存器。
11.按照上述權利要求之一的電子部件(1)，其特徵在於，控制復用器(29)，以中央控制器為出發點，通過模式控制線路(24)獲得模式控制信號。
12.按照上述權利要求之一的電子部件(1)，其特徵在於，控制復用器(29)通過模式控制信號全部接入同一狀態。
13.按照上述權利要求之一的電子部件(1)，其特徵在於，控制控制復用器(29)的同一模式控制信號也控制邊界掃描單元(19)的復用器(23)，該邊界掃描單元(19)確定，是否經過輸出緩衝器(16)輸出來自輸出FFs(15)的數據或來自移位寄存器的插入的數據。
全文摘要
為了在具有集成電路(2)的電子部件(1)中對於掃描模式規定沒有缺點或沒有限制地最佳化標準模式中的時序，該集成電路具有輸出FFs(15)，輸出FFs的輸出數據在部件(1)的標準模式中分別轉遞給部件(1)的一個輸出緩衝器(16)，通過控制信號控制該輸出數據，其中在標準模式中由分配給輸出緩衝器(16)的輸出啟動FF(18)提供該控制信號，並且在部件的掃描模式中由掃描啟動單元(25)提供控制信號，本發明設置一種裝置，在該裝置中在掃描模式下掃描啟動單元(25)控制至少兩個輸出緩衝器(16)。
文檔編號G01R31/3185GK1582399SQ02822020
公開日2005年2月16日 申請日期2002年10月28日 優先權日2001年11月2日
發明者M·哈梅斯盧, K·克勞澤, H·陶赫爾 申請人:西門子公司