形成連接件襯墊結構、互連結構的方法及其結構與流程

2023-05-25 15:03:41

本發明的實施例涉及半導體領域，更具體地涉及形成連接件襯墊結構、互連結構的方法及其結構。

背景技術：

半導體器件用於各種電子應用中，諸如個人計算機、手機、數位相機和其他電子設備。通常通過以下步驟來製造半導體器件：在半導體襯底上方相繼沉積絕緣或介電層、導電層和半導體材料層；以及使用光刻來圖案化各個材料層，以在各個材料層上形成電路組件和元件。通常在單個半導體晶圓上製造數十或數百集成電路。通過沿著劃割線鋸切集成電路來切割單獨的管芯。然後，通常以多晶片模塊或以其他的封裝類型將單獨的管芯分別封裝。

半導體工業通過不斷減小最小化部件尺寸來繼續提高各種電子組件(如，電晶體、二極體、電阻器、電容器等)的集成密度，這允許更多的組件集成到給定的面積中。在一些應用中，這些更小的電子組件還需要使用比過去的封裝件更少面積的更小的封裝件。

已經發展的用於半導體器件的一種類型的更小的封裝件是晶圓級封裝件(WLP)，其中集成電路被封裝到通常包括再分布層(RDL)或後鈍化互連件(PPI)的封裝件中，該再分布層和後鈍化互連件用作封裝件的接觸襯墊的多輸出引線，從而使得可以在比集成電路的接觸襯墊更大的間距上建立電接觸。作為實例，WLP通常用於封裝要求高速度、高密度和更多的引腳數的集成電路(IC)。

技術實現要素：

本發明的實施例提供了一種形成連接件襯墊結構的方法，所述方法包括：形成球下金屬化襯墊；通過將所述球下金屬化襯墊暴露於等離子體處理來增加所述球下金屬化襯墊的表面粗糙度；以及在所述球下金屬化襯墊的第一部分上方形成聚合物材料，而暴露所述球下金屬化襯墊的第二部分。

本發明的實施例還提供了一種形成互連結構的方法，所述方法包括：形成再分布層；在所述再分布層的一部分上方形成球下金屬化襯墊，所述球下金屬化襯墊的頂面包括第一表面粗糙度；將所述球下金屬化襯墊的頂面的第一表面粗糙度改變至第二表面粗糙度，所述第二表面粗糙度大於所述第一表面粗糙度；在所述球下金屬化襯墊的第一部分上方形成聚合物材料；在所述球下金屬化襯墊的第二部分上方形成連接件；以及回流所述連接件的材料。

本發明的實施例還提供了一種互連結構，包括：再分布層；球下金屬化襯墊，設置在所述再分布層的一部分上方，所述球下金屬化襯墊的表面具有0.18μm至0.25μm的表面粗糙度；聚合物材料，設置在所述球下金屬化襯墊的所述表面的第一部分上方；金屬間化合物，設置在所述球下金屬化襯墊的所述表面的第二部分上方；以及連接件，設置在所述金屬間化合物上方。

本發明的實施例還提供了一種包括互連結構的封裝的半導體器件，包括：再分布層；球下金屬化襯墊，設置在所述再分布層的一部分上方，所述球下金屬化襯墊的表面具有0.18μm至0.25μm的表面粗糙度；聚合物材料，設置在所述球下金屬化襯墊的所述表面的第一部分上方；金屬間化合物，設置在所述球下金屬化襯墊的所述表面的第二部分上方；以及連接件，設置在所述金屬間化合物上方；耦合至所述再分布層的集成電路管芯，其中，所述再分布層的一部分耦合至所述集成電路管芯的接觸襯墊。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪製。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖7是根據本發明的一些實施例的封裝的半導體器件的部分在各個階段的截面圖，其示出了形成連接件襯墊結構和互連結構的方法。

圖8是根據一些實施例示出的用於連接件的材料的回流工藝的階段的示圖。

圖9示出了根據一些實施例的圖7中所示的連接件的頂視圖，連接件包括設置在其周圍邊緣的助焊劑殘留物。

圖10示出了根據一些實施例的去除助焊劑殘留物之後的圖9中所示的連接件。

圖11示出了根據一些實施例的圖10所示的連接件的截面圖。

圖12示出了根據一些實施例的封裝的半導體器件的部分的截面圖，封裝的半導體器件的部分包括圖11中所示的多個連接件。

圖13是根據一些實施例示出的封裝的半導體器件的截面圖。

圖14示出了根據一些實施例的封裝件上封裝件(POP)器件的截面圖。

圖15是根據本發明的一些實施例示出的形成連接件襯墊結構的方法的流程圖。

具體實施方式

以下公開內容提供了許多用於實現所提供主題的不同特徵的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重複參考標號和/或字符。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。

而且，為便於描述，在此可以使用諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等的空間相對術語，以描述如圖所示的一個元件或部件與另一元件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。

本發明公開了形成連接件襯墊結構的方法、形成互連結構的方法、互連結構以及包括連接件襯墊結構和互連結構的封裝的半導體器件。連接件襯墊結構和互連結構包括形成在連接件和球下金屬化(UBM)襯墊之間的金屬間化合物(IMC)，其中，IMC不形成在UBM襯墊的邊緣與靠近UBM襯墊的邊緣的聚合物材料之間，這提高了可靠性。公開了利用可以用於將一個襯底附著於另一個襯底的目的連接件襯墊結構和互連結構的一些實施例，其中襯底可以是管芯、晶圓、印刷電路板(PCB)、封裝襯底等，從而允許管芯-管芯、晶圓-管芯、晶圓-晶圓、管芯或晶圓-印刷電路板、封裝襯底類型的封裝等。在通篇的各個示圖和示出的實施例中，類似的參考數字用於表示類似的元件。

圖1至圖7是根據本發明的一些實施例的在各個階段的封裝的半導體器件的部分的截面圖，其示出了形成連接件襯墊結構101和互連結構100的方法。首先參照圖1，在一些實施例中，包括再分布層(RDL)106互連結構100形成在載體102上方。載體102包括用於封裝工藝的作為封裝一個或更多集成電路管芯152的平臺的晶圓、膠帶或其他類型的支撐件、襯底或器件。例如，在一些實施例中，在封裝工藝之後，載體102稍後被去除。在一些實施例中，載體102包括被包裹設置在其上的集成電路管芯152(未在圖1中示出；參見圖12)，這將在本文中進一步描述。

RDL106包括形成在多個絕緣材料層104a中的多個導線108和導電通孔110。在圖1至圖7和圖11中示出了一條導線108和一個導電通孔110。但是，多條導線108和多個導電通孔110形成在載體102上方。在一些實施例中，RDL106包括後鈍化互連件(PPI)結構，其中，例如，導線108包括PPI線。RDL106也可以包括其他類型的引線。例如，在一些實施例中，RDL106在水平方向上為封裝的半導體器件(參見圖12中所示的封裝的半導體器件150)提供電連接。

再次參照圖1，多個絕緣材料層104a可以包括介電材料，諸如SiO2、SiN、等離子體增強的氧化物(PEOX)、等離子體增強的SiN(PE-SiN)、等離子體增強的未摻雜的矽酸鹽玻璃(PE-USG)、聚苯並惡唑(PBO)、聚醯亞胺(PI)、環氧樹脂、苯並環丁烯(BCB)、模塑料等或它們多層的組合。在一些實施例中，導線108和導電通孔110可以包括在絕緣材料層104a內使用鍍敷工藝或其它沉積工藝形成的導電材料，諸如銅、銅合金，或其他金屬或導電材料。使用一種或多種光刻工藝圖案化多個絕緣材料層104a，可以包括在多個絕緣材料層104a上方形成光刻膠的層(未示出)並且將光刻膠暴露於從其上具有期望的圖案的光刻掩模(未示出)反射或穿過該光刻掩模的光或能量。然後，顯影光刻膠，並且去除光刻膠的暴露(或未暴露，取決於光刻膠是否是正性或負性光刻膠)部分以形成光刻膠的圖案化的層。然後，在用於多個絕緣材料層104a的蝕刻工藝期間，將光刻膠的圖案化的層用作蝕刻掩模。然後，使用灰化和/或蝕刻工藝去除光刻膠的層。

在一些實施例中，導線108和導電通孔110可以包括：使用濺射工藝形成的鈦或其他的晶種材料的薄層，如包括大約2μm至大約3μm或更小的厚度；和電鍍在鈦層上方的銅、銅合金或其他金屬的層。在其他的實施例中，導線108和導電通孔110可以包括多層結構，諸如塗覆有化學鍍鎳鈀浸金(ENEPIG)的銅層，這包括鎳層、鎳層上的鈀層和鈀層上的金層。可以使用浸鍍形成金層。導線108和導電通孔110還可以包括其他的材料、尺寸和形成方法。然後，多個絕緣材料層104a形成在導線108和導電通孔110周圍。

在一些實施例中，可以襯底並且使用適合導線108和導電通孔110的材料的蝕刻化學物、使用光刻工藝圖案化導線108和導電通孔110，這與所描述的用於多個絕緣材料層104a的光刻工藝相似。例如，可以形成為毯式塗層的導電材料並且然後使用光刻工藝蝕刻該導電材料以圖案化導線108和導電通孔110。

多個絕緣材料層104b形成在導線108和導電通孔110和多個絕緣材料層104a上方。例如，多個絕緣材料層104b可以包括與所描述的用於多個絕緣材料層104a的材料相似的材料。在本發明的一些附圖中，多個絕緣材料層104a和104b統稱為絕緣材料104。使用光刻圖案化多個絕緣材料層104b以暴露導線108的一部分。

在RDL106上方形成多個UBM襯墊112。圖1至圖7和圖11示出了一個UBM襯墊112；但是，在載體102上方，多個UBM襯墊112形成在RDL106上方。多個UBM襯墊112電耦合併且機械耦合至RDL106的導線108。如圖1所示，例如，多個UBM襯墊112的每個都可以耦合至一條導線108。例如，多個UBM襯墊112的每個也都可以耦合至一個導電通孔110(未示出)，或多個UBM襯墊112的每個也都可以耦合至一條導線108和/或一個導電通孔110。

例如，在一些實施例中，使用用於RDL106的導線108和導電通孔110的所描述的鍍敷工藝形成包括銅、銅合金或其他金屬的多個UBM襯墊112。例如，多個UBM襯墊112可以包括大約5μm至約7μm的厚度。多個UBM襯墊112還可以包括其他的材料、尺寸和形成方法。例如，多個UBM襯墊112形成在位於RDL106上方的多個絕緣材料層104b內。多個UBM襯墊112的每個都適合於具有耦合至其的連接件132(參見圖5)。在一些實施例中，多個絕緣材料層104b的上部包括靠近多個UBM襯墊112的邊緣136的凹槽113。例如，隨後，靠近多個UBM襯墊112的邊緣136的凹槽113將由聚合物材料120填充(見圖3)。在其他實施例中，凹槽113不包括在靠近多個UBM襯墊112的邊緣136的絕緣材料層104b中，這並未示出。

例如，在一些實施例中，使用晶圓級封裝(WLP)工藝形成RDL106和多個UBM襯墊112。

再次參照圖1，多個UBM襯墊112包括第一表面粗糙度116。在一些實施例中，例如，在形成多個UBM襯墊112之後，多個UBM襯墊112的第一表面粗糙度116具有小於約0.18μm的平均表面粗糙度或Ra。第一表面粗糙度116也可以包括其他數值。例如，在形成多個UBM襯墊112之後，多個UBM襯墊112的第一表面粗糙度116具有初始表面粗糙度。

根據一些實施例，多個UBM襯墊112的第一表面粗糙度116增加至更高水平的粗糙度或大幅增加的表面粗糙度。例如，在一些實施例中，多個UBM襯墊112的頂面的第一表面粗糙度116改變為第二表面粗糙度118(參見圖2)，第二表面粗糙度118大於第一表面粗糙度116。

如圖1所示，在一些實施例中，為了轉變第一表面粗糙度116，多個UBM襯墊112暴露於等離子體處理114。例如，在一些實施例中，等離子體處理114包括在N2存在的情況下，持續時間為約100秒或更少並且室溫在約50攝氏度至約100攝氏度。等離子體處理114也可以包括其他處理參數。如圖2所示，在一些實施例中，通過等離子體處理114將多個UBM襯墊112的第一表面粗糙度116增加至第二表面粗糙度118。例如，等離子體處理114使UBM襯墊112表面粗糙。例如，在一些實施例中，第二表面粗糙度118具有約0.18μm至約0.25μm的平均表面粗糙度或Ra。例如，第二表面粗糙度118是足以提高後續沉積的聚合物材料120(參見圖3)的附著力的數值。第二表面粗糙度118也可以是其他數值。作為一個實例，也可以使用其他方法，諸如通過改變鍍敷工藝條件來改變多個UBM襯墊112的第一表面粗糙度116。

如圖3所示，然後，聚合物材料120形成在絕緣材料104和多個UBM襯墊112的第一部分122上方。例如，可以使用毯式沉積工藝形成聚合物材料120。如圖3中的120』處虛像(例如，在虛線中)所示，在一些實施例中，聚合物材料120基本上共形於並且基本上覆蓋互連結構100的整個表面。例如，聚合物材料120包括絕緣材料，諸如PBO、PI、環氧樹脂、BCB、模塑料和/或它們的組合。例如，聚合物材料120可以包括位於多個UBM襯墊112上方的約6μm至約8μm的厚度。聚合物材料120還可以包括其他的材料、尺寸和形成方法。

使用光刻工藝圖案化聚合物材料120，將聚合物材料120留在互連結構100上方的預定位置中。圖案化聚合物材料120以暴露多個UBM襯墊112的第二部分124。留下的聚合物材料120保持在多個UBM襯墊112的第一部分122上，並且使多個UBM襯墊112的第二部分124暴露。聚合物材料120設置在多個UBM襯墊112的第一部分122上方的多個UBM襯墊112的表面上方。在一些實施例中，多個UBM襯墊112的增加的粗糙度(即，第二表面粗糙度118)有利地增加了聚合物材料120和多個UBM襯墊112的第一部分122之間的附著力，從而形成聚合物材料120和多個UBM襯墊112的第一部分122的更堅固的界面。

例如，在一些實施例中，多個UBM襯墊112的第一部分122包括多個UBM襯墊112的邊緣區域，並且多個UBM襯墊112的第二部分124包括多個UBM襯墊112的大致中心區域。多個UBM襯墊112的第一部分122和第二部分124也可以包括多個UBM襯墊112的其他區域。

在一些實施例中，形成圖3中所示的連接件襯墊結構101的方法包括形成UBM襯墊112和將UBM襯墊112暴露於如圖1所示的等離子體處理114。該方法包括在UBM襯墊112的第一部分122上方形成聚合物材料120但是使UBM襯墊112的第二部分124暴露。如圖4和圖5所示，在一些實施例中，形成連接件襯墊結構101的方法還可以包括在UBM襯墊112的暴露的第二部分124上方形成助焊劑128，這將在接下來進行描述。

如圖4所示，在一些實施例中，提供助焊劑模板(stencil)126並且該助焊劑模板靠近互連結構100設置。例如，靠近多個UBM襯墊112的每個放置助焊劑模板126(即，助焊劑模板126中的開口)。靠近多個UBM襯墊112的暴露的第二部分124設置助焊劑模板126中的開口。例如，然後使用諸如將助焊劑128印刷在多個UBM襯墊112上方的方法施加助焊劑128。例如，可以使用平坦、光滑的刀片(諸如刮刀)在助焊劑模板126上方施加助焊劑128。也可以使用其他方法或工具施加助焊劑128。然後，去除助焊劑模板126。

在一些實施例中，助焊劑128包括低活性助焊劑，其在一些實施例中，適合於不損壞或不與多個UBM襯墊112和設置在多個UBM襯墊112的第一部分122上方的聚合物材料120的界面區域反應。助焊劑128不損壞或不與界面區域反應是因為低活性助焊劑128包括不與聚合物材料120反應的材料。在一些實施例中，助焊劑128包括適合於提高多個UBM襯墊112上方的後續形成的連接件132(參見圖5)的連接的材料。例如，在一些實施例中，助焊劑128通過使UBM襯墊112表面上的本徵氧化物層脫氧來提高連接件132的連接。例如，在一些實施例中，如果存在氧化物，助焊劑128包括適合於幫助並且促進氧化物從多個UBM襯墊112的表面去除的材料。例如，在一些實施例中，在助焊劑128形成在多個UBM襯墊112的第二部分124上方之後，助焊劑128可以包括約10μm或更小的厚度。助焊劑128也可以包括其它性能、材料類型和尺寸。

如圖5所示，在施加助焊劑128之前、期間和/或之後，氧化物層134可以形成在多個UMB襯墊112的第二部分124的頂面上方。例如，由於多個UMB襯墊112的暴露的頂面的氧化，所以可以形成氧化物層134。例如，氧化物層134可以包括多個UMB襯墊112和氧的材料，諸如CuO2。例如，在一些實施例中，氧化物層134可以包括本徵氧化物。例如，氧化物層134可以包括幾μm的厚度，諸如約300埃至約1μm或更小。氧化物層134也可以包括其他材料和尺寸。在一些實施例中，在隨後的用於連接件132的回流工藝期間，助焊劑128有利於幫助去除氧化物層134。在一些實施例中，不形成氧化物層134。

在如圖4所示應用助焊劑128之後，如圖5所示，在一些實施例中，模板130靠近互連結構100放置。例如，在一些實施例中，模板130包括焊料球模板。模板130也可以包括其他類型的模板。例如，模板130靠近多個UBM襯墊112放置。然後，將連接件132的材料施加至(即，刷上或其他的方法)位於多個UBM襯墊112上方的助焊劑128上，穿過模板130中的開口，在多個UBM襯墊112的每個上方形成連接件132。如圖6所示，在形成連接件132的材料後，去除模板130。作為另一實例，在一些實施例中，模板130不用於附接連接件132的材料。例如，在一些實施例中，可以使用球安裝工藝附接連接件132。作為實例，也可以使用旋塗工藝、焊浴或焊料膏印刷施加連接件132的材料。也可以使用其他方法形成連接件132的材料並且可以包括其他材料。

連接件132的材料包括諸如焊料的共晶材料。本文使用的詞語「焊料」包括鉛基焊料和無鉛焊料兩者，諸如：用於鉛基焊料的Pb-Sn組分；包括InSb的無鉛焊料；錫、銀和銅(「SAC」)組分；以及具有公共熔點並且在電應用中形成導電焊料連接的其他的共晶材料。作為實例，對於無鉛焊料來說，可以使用具有不同組分的SAC焊料，諸如SAC 105(Sn 98.5％、Ag 1.0％、Cu 0.5％)、SAC 305和SAC 405。諸如焊料球的無鉛導電材料也可以由SnCu化合物形成，而不使用銀(Ag)。無鉛焊料連接件也可以包括錫和銀、Sn-Ag，而不使用銅。

在如圖5所示形成連接件132的材料之後的一些實施例中，多個UBM襯墊112上方的連接件132在多個UBM襯墊112的第二部分124的大致中心區域耦合。也如圖5所示，在形成連接件132的材料之後的一些實施例中，連接件132的材料不耦合至多個UBM襯墊112的第二部分124的邊緣區域。

然後，加熱連接件132的材料至預定的溫度，例如，至連接件132的材料的共晶材料的熔點，諸如約150攝氏度至約270攝氏度，以回流連接件132的材料。如圖6所示，可以通過加熱互連結構100來加熱連接件132材料，這導致助焊劑128與氧化物層134(如果存在)和多個UBM襯墊112的頂面反應，從而造成氧化物層134的去除。如圖7所示，持續加熱互連結構100直到到達互連件132的材料的共晶材料的熔點，從而導致連接件132的材料的回流和連接件132至多個UBM襯墊112的每個的電耦合和機械耦合。

作為實例，在一些實施例中，連接件132可以包括焊料凸塊或焊料球。在一些實施例中，連接件132包括具有為部分球體形狀的導電球。例如，在一些實施例中，連接件132可以具有約170μm或更少的高度。連接件132也可以包括其他尺寸和形狀。例如，連接件132也可以包括非球體導電連接件。連接件132可以包括在以連接件132作為柵的陣列中，稱為「球柵陣列」或「BGA」。連接件132也可以布置為其他形狀。

連接件132的材料的回流提高連接件132至UBM襯墊112的附著力並且更完全地將連接件132附接至多個UBM襯墊112。如圖7所示，在一些實施例中，回流工藝導致連接件132的材料在UBM襯墊112的第二部分124的中心區域和邊緣區域上方耦合。也如圖7所示，在一些實施例中，助焊劑128的包括助焊劑殘留物128』的部分在回流工藝之後留在連接件132的邊緣周圍。根據一些實施例，然後使用清洗工藝去除助焊劑殘留物128』，這將在本文進一步描述。

圖7也示出了在連接件132的共晶材料的回流期間，形成在連接件132和多個UBM襯墊112之間的IMC140。IMC140設置在多個UBM襯墊112的第二部分124上方的多個UBM襯墊112的表面上方。根據本發明的一些實施例，由於多個UBM襯墊112的頂面的增加的第二表面粗糙度118，所以在一些實施例中，IMC140有利地不形成在多個UBM襯墊112的第一部分122和聚合物材料120之間。例如，在一些實施例中，使用具有低活性助焊劑的助焊劑128還有助於減少或防止IMC140的一部分形成在多個UBM襯墊112的第一部分122上方、形成在聚合物材料120和多個UBM襯墊112的第一部分122之間。例如，在一些實施例中，連接件132的材料的回流不包括在多個UBM襯墊112的第一部分122和聚合物材料120之間形成IMC140。

例如，在一些實施例中，IMC140可以包括CuSn，其中連接件132包括Sn。作為實例，在一些實施例中，IMC140可以包括CuSn、Ag3Sn、Cu3Sn、Cu6Sn5。作為實例，在一些實施例中，IMC140可以包括約0.5μm至約2μm的厚度，或在一些實施例中約0.75μm的厚度。例如，IMC140包括足以提高連接件132至多個UBM襯墊112的電連接的材料和尺寸。

圖8是根據一些實施例示出的用於連接件132的材料的回流工藝的一些階段的示圖。以秒為單位的時間(秒)示出在圖的x軸上，並且以攝氏度為單位的溫度示出在圖的y軸上。介於零和約60秒之間的時間段包括初始區域141，其中，開始加熱連接件132的材料。介於約60秒和130秒之間的時間段包括浸潤(soaking)區域142。作為實例，在一些實施例中，浸潤區域142的持續時間包括約70秒。隨著時間溫度增加，連接件132在約240秒加或減20秒處到達停滯(dwell，或稱為「間歇」)區域144，在該點處連接件132的共晶材料回流。作為一個實例，在一些實施例中，停滯區域144的持續時間包括約50秒。例如，停滯區域144包括峰值溫度146，在此處連接件132的材料熔融。在實例中示出，峰值溫度146包括約220攝氏度。在一些實施例中，包括峰值溫度146的熔融溫度可以具有約200攝氏度至約250攝氏度，作為另一個實例，例如，這取決於用於多個連接件132的材料。峰值溫度146以及浸潤區域142和停滯區域144的持續時間也可以包括其它數值。在一些實施例中，然後，降低溫度，並且連接件132的共晶材料重新固化，將連接件132機械地耦合或電耦合至多個UBM襯墊112的基本上整個暴露的頂面，例如，多個UBM襯墊112的第二部分124上方、IMC140上方。

在回流工藝的浸潤區域142期間，為助焊劑128使用低活性助焊劑材料可以防止聚合物材料120和多個UBM襯墊112的第一部分122之間的界面損壞。因此，在一些實施例中，在回流工藝的停滯區域144期間，防止連接件132的材料遷移至聚合物材料120和多個UBM襯墊112的第一部分122之間的界面中。

圖9示出了根據一些實施例的附接至圖7中所示的多個UBM襯墊112的一個的連接件132頂視圖，其包括設置在連接件132的邊緣周圍的助焊劑殘留物128』。UBM襯墊112的邊緣136延伸超過連接件132和助焊劑殘留物128』。UBM襯墊112的第一部分122朝著UBM襯墊112的邊緣136延伸超過第二部分124。根據本發明的一些實施例，使用清洗工藝清洗互連結構100以去除助焊劑殘留物128』。例如，在一些實施例中，使用助焊劑清洗機器清洗助焊劑殘留物128』。也可以使用其他器件和方法去除助焊劑殘留物128』。

圖10示出了根據一些實施例的使用清洗工藝去除助焊劑殘留物128』之後的圖9中所示的連接件132的頂視圖。圖11是根據一些實施例的圖10所示的連接件132的截面圖。在用於連接件132的回流工藝期間，通過助焊劑128去除氧化物層134。增加的第二表面粗糙度118提高聚合物材料120和UBM襯墊112的第一部分122之間的附著力，從而使得IMC140有利地不形成在聚合物材料120和UBM襯墊112的第一部分122之間，這提高了可靠性。

圖12示出了根據一些實施例的封裝的半導體器件150的部分的截面圖，該封裝的半導體器件包括圖11中所示的多個連接件132。互連結構100包括耦合至多個UBM襯墊112的多個連接件132。IMC140形成在多個UBM襯墊112的第二部分124和多個連接件132之間。IMC140有利地不形成在聚合物材料120和多個UBM襯墊120的第一部分122之間。

圖12也示出了根據本發明的一些實施例的封裝的半導體器件150的一些附加的元件。封裝的半導體器件150包括耦合至集成電路管芯152的互連結構100和設置在集成電路管芯152周圍和互連結構100下方的成型材料154。在一些實施例中，封裝的半導體器件150包括多輸出結構。例如，互連結構100的導電引線(如，諸如RDL106的導線108和導電通孔110)的間隔距離可以比集成電路管芯152的導電引線的間隔距離更遠。同樣地，互連結構100的UBM襯墊112的所佔面積(footprint)可以比集成電路管芯152的接觸襯墊153所佔面積大。在一些實施例中，封裝的半導體器件150包括集成多輸出(InFO)器件或WLP器件。封裝的半導體器件150也可以包括其他類型的封裝件。

在一些實施例中，為了封裝集成電路管芯152，在提供圖1中所示的載體102之後，在互連結構100形成在載體102上方之前，提供集成電路管芯152並且將其耦合至載體102。集成電路管芯152可以包括具有形成在其中或其上的電路的襯底。例如，襯底可以包括摻雜或未摻雜的塊狀矽、或絕緣體上半導體(SOI)襯底的有源層。集成電路管芯152的襯底的電路可以是適合於特定應用的任何類型的電路。集成電路管芯152可以包括邏輯器件、存儲器、處理器或其他類型的器件。作為其他的實例，形成在集成電路管芯152的襯底內或上的電路可以包括各個N型金屬氧化物半導體(NMOS)和/或P型金屬氧化物半導體(PMOS)器件，諸如電晶體、電容器、電阻器、二極體、光電二極體、熔絲等，將其互連以執行一種或多種功能。該功能可以包括存儲結構、邏輯結構、處理結構、傳感器、放大器、配電、輸入/輸出電路等。本領域的普通技術人員將理解，為了示例性目的提供以上實例來進一步解釋一些示例性實施例的應用並且不意味著以任何方式限制本發明。其他的電路可以適當地用於給定的應用。通常通過在半導體晶圓上形成多個集成電路管芯15製造集成電路管芯152，並且沿著劃割線分割單獨的集成電路管芯152。

在一些實施例中，用於集成電路管芯152的封裝工藝包括提供載體102和將一個或更多集成電路管芯152附接至載體102。例如，在一些實施例中，在封裝多個集成電路管芯152之後，隨後去除載體102。

在一些實施例中，貫通孔(未在圖12中示出；參見圖13中的貫通孔156)也形成在載體102上方。例如，貫通孔156可以鍍敷在形成在載體102上的晶種層(未示出)上。在一些實施例中，不包括貫通孔156。在一些實施例中，在多個集成電路管芯152耦合至載體102之前或之後，可以通過鍍敷、光刻和減薄蝕刻工藝或其他的方法將多個貫通孔156形成在載體102上方。可以使用電鍍工藝，通過在載體102上方沉積晶種層以及在晶種層上方形成用於貫通孔156的具有期望的圖案的圖案化的掩模來形成多個貫通孔156。穿過圖案化的掩模將貫通孔156鍍敷至載體102上，並且然後去除圖案化的掩模。還去除晶種層的暴露部分。貫通孔156可以包括銅、銅合金或其他的金屬或導電材料。例如，數十或數百個貫通孔156可以包括在用於每一個集成電路管芯152的封裝件或封裝在一起的集成電路管芯152的組的封裝件中。在一些實施例中，多個貫通孔156在垂直方向上為封裝的半導體器件150提供電連接。例如，可以設置多個貫通孔156中的每一個，使得它們耦合至互連結構100的導電部分，諸如隨後形成的RDL106的導線108和/或導電通孔110。

在一些實施例中，多個集成電路管芯152耦合至多個貫通孔156的一些貫通孔之間的載體102。圖中示出了一個集成電路管芯152；在一些實施例中，多個集成電路管芯152耦合至載體102並且同時封裝。在一些實施例中，可以使用設置在集成電路管芯152的底面上的管芯附著膜(DAF)(未示出)來將多個集成電路管芯152耦合至載體102。例如，可以使用取放機器或手動將多個集成電路管芯152放置在載體102上。之後，沿著劃割線(即，封裝件或互連結構100的)分割集成電路管芯152或兩個或多個集成電路管芯152，以形成多個封裝的半導體器件150。如圖12所示，在一些實施例中，集成電路管芯152包括形成在其頂面上的接觸襯墊153，其用於電連接至RDL 106的一部分，諸如導電通孔110。

然後，在其中包括貫通孔156的實施例中，成型材料154形成在載體102上方、集成電路管芯152和貫通孔156上方。作為實例，成型材料154可以包括由絕緣材料組成的模塑料，諸如環氧樹脂、填充材料、應力釋放劑(SRA)、附著力促進劑、其他的材料或它們的組合。在一些實施例中，成型材料154可以包括液體或膠體，並且當施加時，使其在被同時封裝的多個集成電路管芯152之間並且圍繞貫通孔156流動。然後固化成型材料154或允許其乾燥以形成固體。在一些實施例中，可以在成型材料154的固化工藝和等離子體處理工藝期間應用模塑料夾(molding compound clamp)。作為實例，在一些實施例中，隨著沉積，成型材料154在多個集成電路管芯152和貫通孔156的頂面上方延伸，並且在施加成型材料154之後，使用諸如化學機械拋光(CMP)工藝、研磨工藝、蝕刻工藝或它們的組合的平坦化工藝來去除成型材料154的頂部。也可以使用其他的方法來平坦化成型材料154。也可以在用於成型材料154的平坦化工藝期間去除集成電路管芯152和/或貫通孔156的頂部。在一些實施例中，可以控制施加的成型材料154的數量使得暴露集成電路管芯152和貫通孔156的頂面。也可以使用其他的方法來形成成型材料154。

然後，互連結構100可以形成在平坦化的成型材料154、集成電路管芯152和貫通孔156上方。在一些實施例中，互連結構100包括RDL106和/或PPI。互連結構100可以包括一個、兩個或幾個導線層和導電通孔層。互連結構100的一些導線108和/或導電通孔110耦合至集成電路管芯152的接觸襯墊153。

在一些實施例中，然後，去除載體102晶圓。在一些實施例中，然後分割多個封裝的半導體器件150以形成圖12示出的封裝的半導體器件150。例如，在一些實施例中，可以使用鋸或雷射(未示出)來分割封裝的半導體器件150，鋸可以包括具有金剛石或其他材料的刀片。一個或更多載體102可以用於封裝半導體器件。

圖13是根據一些實施例的封裝的半導體器件150的截面圖。例如，圖13中示出的封裝的半導體器件150已經從圖12中示出的封裝的半導體器件150的視圖顛倒過來。互連結構100包括封裝的半導體器件150的第一互連結構100，並且第二互連結構100』已經形成在封裝的半導體器件150的與第一互連結構100相對的側上。在一些實施例中，多個連接件132』耦合至封裝的半導體器件150的第二互連結構100』。

在一些實施例中，第二互連結構100』可以包括與用於第一互連結構100(即，圖11所示的互連結構100)所描述的元件相似的元件。例如，第二互連結構100』可以包括具有多個導線108』和導電通孔108』的RDL106』。包括具有增加的第二表面粗糙度的表面的UBM襯墊112』可以耦合至一些導線108』和/或導電通孔110』。連接件132』可耦合至每個UBM襯墊112』。在一些實施例中，多個連接件132』未耦合至第二互連結構100』。在一些實施例中，第二互連結構100』可以不包括具增加的第二表面粗糙度的UBM襯墊112』。

例如，多個連接件132和/或多個連接件132』可以用於將封裝的半導體器件150耦合至另一器件、另一封裝的半導體器件150，或至一個板或端應用中的其它目標上。作為另一實例，多個連接件132和/或多個連接件132』可以用於將封裝的半導體器件150的第一互連結構100或第二互連結構100』分別耦合至封裝的集成電路。

在一些實施例中，為了形成第二互連結構100』，之前描述的載體102可以包括第一載體102，並且在第一互連結構100形成之後，第二載體(未示出)可以附接至第一互連結構100。去除第一載體102，並且第二互連結構100』形成在集成電路管芯152、貫通孔156和成型材料154的第二側上方。然後，去除第二載體，並且然後分割多個封裝的半導體器件150。例如，在一些實施例中，第一互連結構100和第二互連結構100』在水平方向上為多個封裝的半導體器件150提供電連接。在一些實施例中，對於封裝的半導體器件150來說，第二互連結構100』可以包括背側布線，並且第一互連結構100可以包括前側布線，反之亦然，例如，相對於集成電路管芯152。

本文中描述的使用一個或更多載體102來封裝半導體器件的方法僅僅是實例：可以使用封裝工藝的不同方法或方法的不同順序來封裝集成電路管芯152。

例如，在一些實施例中，其中包括第二互連結構100』，另一封裝的集成電路或半導體器件可以耦合至封裝的半導體器件150的第一互連結構100和/或第二互連結構100』。

例如，圖14是根據一些實施例的封裝件上封裝件(POP)器件170的截面圖。例如，POP器件170包括從圖12中所示的視圖顛倒的封裝的半導體器件150。POP器件170包括圖13中所示的封裝的半導體器件150，其已經使用耦合至第二互連結構100』的多個連接件132』來耦合至另一封裝的半導體器件160。

在一些實施例中，為了製造POP器件170，在分割圖13示出的封裝的半導體器件150之前，並且在形成第二互連結構110』之後，提供多個第二封裝的半導體器件160，並且使用多個連接件132』將多個第二封裝的半導體器件160的每個都耦合至一個第一封裝的半導體器件150。通過諸如由操作人員或技術人員手動、使用諸如取放機器的自動化機器或其他方法的方法將多個第二封裝的半導體器件160耦合至未分割的多個第一封裝的半導體器件150。加熱連接件132』的共晶材料，回流共晶材料，並且在共晶材料冷卻之後，第二封裝的半導體器件160電耦合和機械耦合至第一封裝的半導體器件150。然後，分割多個第一封裝的半導體器件150，以形成多個POP器件170，其中一個在圖14中示出。

第二封裝的半導體器件160可以包括襯底162，該襯底包括設置在其上的多個接觸襯墊。例如，多個接觸襯墊設置在圖14中襯底162的頂面和底面上。在一些實施例中，襯底162可以包括形成在其上的並且為第二封裝的半導體器件160提供水平連接的一個或更多互連結構(未示出)。襯底162還可以包括形成在其中的多個貫通孔(也未示出)。一個或更多集成電路管芯152b可以耦合至襯底162的頂面。例如，在圖14中所示的一些實施例中，第二封裝的半導體器件160包括兩個垂直堆疊的集成電路管芯152b。在一些實施例中，兩個或更多的集成電路管芯152b還可以在第二封裝的半導體器件160中水平封裝在一起，這並未示出。

在圖14中示出的一些實施例中，通過接合引線164將集成電路管芯152b耦合至設置在襯底162的頂面上的多個接觸襯墊。在一些實施例中，接合引線164和襯底162中的貫通孔(如果包括)為第二封裝的半導體器件160提供垂直電連接。成型材料166設置在集成電路管芯152b、接合引線164和襯底162上方。例如，成型材料166可以包括與用於第一封裝的半導體器件150的成型材料154的所描述的材料和形成方法類似的材料和形成方法。

例如，在一些實施例中，第二封裝的半導體器件160的一個集成電路管芯或一些集成電路管芯152b可以包括存儲器件，諸如動態隨機存取存儲器(DRAM)器件。集成電路管芯152b也可以包括其他類型的存儲器件和/或其他類型的器件。如圖14所示，集成電路管芯152b可以封裝在引線接合類型的封裝件中，或集成電路管芯152b可以封裝在其他類型的封裝件中並且使用其他類型的封裝技術。第二封裝的半導體器件160也可以包括與第一封裝的半導體器件150相似或相同類型的封裝件。例如，第二封裝的半導體器件160可以包括具有增加的第二表面粗糙度118的UBM襯墊112。

可以使用設置在POP器件170的底面上的多個連接件132來將POP器件170耦合至其他的器件或物體，例如，多個連接件使用表面安裝技術(SMT)工藝耦合至互連結構100。如圖14所示，在一些實施例中，POP器件170可以耦合至襯底或PCB182，以形成襯底上的晶圓上晶片(CoWoS)器件180。

在一些實施例中，第一封裝的半導體器件150的集成電路管芯152a可以包括邏輯器件或處理器，並且第一封裝的半導體器件150的互連結構100包括多輸出引線，例如，在一些實施例中，其中，第二集成電路管芯152b包括存儲器件，諸如DRAM器件，從而形成InFO POP器件170。第一集成電路管芯152a、第二集成電路管芯152b、第一封裝的半導體器件150和第二封裝的半導體器件160還可以包括其他類型的器件，以及本文中描述的包括具有增加的第二表面粗糙度118的多個UBM襯墊112的連接件襯墊結構101也可以在其他類型的應用中實施。

圖15是根據本發明的一些實施例的形成連接件襯墊結構101(參見圖3)的方法的流程圖190。在步驟192中，也如圖1所示，形成UBM襯墊112。在步驟194中，如圖1和圖2所示，UBM襯墊112暴露於等離子體處理114。在步驟196中，如圖3所示，聚合物材料120形成在UBM襯墊112的第一部分122上方，而暴露UBM襯墊112的第二部分124。

在一些應用中，可以有利地實施本發明的一些實施例，並且當用於POP器件時，本發明的一些實施例尤其具有益處。作為實例，在一些實施例中，封裝的半導體器件可以包括POP器件170、晶片上系統(SOC)器件、CoWoS器件或其他類型的三維集成電路(3DIC)。作為其他的實例，本發明的一些實施例也是有益的並且可以在包括互連結構和多輸出結構的其他類型的器件中實施本發明的實施例。例如，一些實施例在球安裝應用中和/或連接件安裝應用中也具有益處。

本發明的一些實施例包括連接件襯墊結構和互連結構及其形成方法，該連接件襯墊結構和互連結構包括具有由等離子體處理導致的增加的第二表面粗糙度的UBM襯墊。其它實施例包括封裝的半導體器件及其封裝方法，該封裝的半導體器件包括連接件襯墊結構和互連結構，該連接件襯墊結構和互連結構包括具有由等離子體處理導致的增加的第二表面粗糙度的UBM襯墊。

本發明的一些實施例的益處包括提供提高封裝器件的連接件襯墊結構和互連結構的可靠性能的低成本方法。UBM襯墊表面的等離子體處理和低活性助焊劑用於防止或減小IMC滲入至聚合物材料和UBM襯墊表面界面。在一些實施例中，等離子體處理使UBM襯墊表面粗糙，其可以提高附著力並且防止或減小聚合物材料和UBM襯墊界面區域之間的分層。例如，在一些實施例中，聚合物材料和UBM襯墊之間的界面更加堅固致使減少可靠性測試失敗問題。

在一些實施例中，實現具有多輸出結構的改進的可靠性互連結構。例如，在一些實施例中，可以降低用於連接件襯墊結構和互連結構的各個材料層的處理成本。通過實施本發明的一些實施例，可以有利地實現具有高產量的(如，連接件的)球安裝工藝。此外，容易在現有的互連結構和封裝工藝流程和結構中實施本文所描述的方法和結構。

在一些實施例中，形成連接件襯墊結構的方法包括形成UBM襯墊和通過將UBM襯墊暴露於等離子體處理來增加UBM襯墊的表面粗糙度。聚合物材料形成在UBM襯墊的第一部分上方，而暴露UBM襯墊的第二部分。

在一些實施例中，形成互連結構的方法包括形成RDL，和在RDL的一部分上方形成UBM襯墊。UBM襯墊的頂面具有第一表面粗糙度。該方法包括改變UBM襯墊的頂面的第一表面粗糙度至第二表面粗糙度，第二表面粗糙度大於第一表面粗糙度。聚合物材料形成在UBM襯墊的第一部分上方。連接件形成在UBM襯墊的第二部分上方。回流連接件的材料。

在一些實施例中，互連結構包括RDL和設置在RDL的一部分上方的UBM襯墊。UBM襯墊的表面具有約0.18μm到約0.25μm的表面粗糙度。聚合物材料設置在UBM襯墊的表面的第一部分上方，並且IMC設置在UBM襯墊的表面的第二部分上方。連接件設置在IMC上方。

本發明的實施例提供了一種形成連接件襯墊結構的方法，所述方法包括：形成球下金屬化襯墊；通過將所述球下金屬化襯墊暴露於等離子體處理來增加所述球下金屬化襯墊的表面粗糙度；以及在所述球下金屬化襯墊的第一部分上方形成聚合物材料，而暴露所述球下金屬化襯墊的第二部分。

根據本發明的一個實施例，其中，所述第一部分包括所述球下金屬化襯墊的邊緣區域。

根據本發明的一個實施例，其中，所述第二部分包括所述球下金屬化襯墊的中心區域。

根據本發明的一個實施例，其中，形成所述聚合物材料包括：形成選自由聚苯並惡唑、聚醯亞胺、環氧樹脂、苯並環丁烯、模塑料和它們的組合組成的組中的材料。

根據本發明的一個實施例，其中，形成所述球下金屬化襯墊包括：形成銅或銅合金。

本發明的實施例還提供了一種形成互連結構的方法，所述方法包括：形成再分布層；在所述再分布層的一部分上方形成球下金屬化襯墊，所述球下金屬化襯墊的頂面包括第一表面粗糙度；將所述球下金屬化襯墊的頂面的第一表面粗糙度改變至第二表面粗糙度，所述第二表面粗糙度大於所述第一表面粗糙度；在所述球下金屬化襯墊的第一部分上方形成聚合物材料；在所述球下金屬化襯墊的第二部分上方形成連接件；以及回流所述連接件的材料。

根據本發明的一個實施例，其中，回流所述連接件的材料包括：在所述連接件和所述球下金屬化襯墊的第二部分之間形成金屬間化合物。

根據本發明的一個實施例，其中，形成所述金屬間化合物包括：形成厚度為0.5μm至2μm的金屬間化合物。

根據本發明的一個實施例，其中，回流所述連接件的材料不包括：在所述球下金屬化襯墊的所述第一部分和所述聚合物材料之間形成所述金屬間化合物。

根據本發明的一個實施例，其中，改變所述第一表面粗糙度包括：將所述球下金屬化襯墊暴露於等離子體處理。

根據本發明的一個實施例，其中，所述第二表面粗糙度具有的平均表面粗糙度為0.18μm至0.25μm。

根據本發明的一個實施例，其中，所述第一表面粗糙度具有的平均表面粗糙度為小於0.18μm。

根據本發明的一個實施例，其中，形成所述連接件包括：靠近所述球下金屬化襯墊放置模板、刷上所述連接件的材料、以及去除所述模板。

本發明的實施例還提供了一種互連結構，包括：再分布層；球下金屬化襯墊，設置在所述再分布層的一部分上方，所述球下金屬化襯墊的表面具有0.18μm至0.25μm的表面粗糙度；聚合物材料，設置在所述球下金屬化襯墊的所述表面的第一部分上方；金屬間化合物，設置在所述球下金屬化襯墊的所述表面的第二部分上方；以及連接件，設置在所述金屬間化合物上方。

根據本發明的一個實施例，其中，所述連接件包括Sn。

根據本發明的一個實施例，其中，所述金屬間化合物包括CuSn。

本發明的實施例還提供了一種包括互連結構的封裝的半導體器件，包括：再分布層；球下金屬化襯墊，設置在所述再分布層的一部分上方，所述球下金屬化襯墊的表面具有0.18μm至0.25μm的表面粗糙度；聚合物材料，設置在所述球下金屬化襯墊的所述表面的第一部分上方；金屬間化合物，設置在所述球下金屬化襯墊的所述表面的第二部分上方；以及連接件，設置在所述金屬間化合物上方；耦合至所述再分布層的集成電路管芯，其中，所述再分布層的一部分耦合至所述集成電路管芯的接觸襯墊。

根據本發明的一個實施例，其中，所述封裝的半導體器件還包括成型材料和多個貫通孔，所述成型材料設置在所述集成電路管芯周圍和所述互連結構上方，並且所述多個貫通孔設置在所述成型材料內。

根據本發明的一個實施例，其中，所述集成電路管芯包括第一側和與所述第一側相對的第二側，其中，所述互連結構包括靠近所述集成電路管芯的第一側設置的第一互連結構，並且其中，所述封裝的半導體器件包括靠近所述集成電路管芯的所述第二側設置的第二互連結構。

根據本發明的一個實施例，半導體器件還包括：封裝的集成電路，所述封裝的集成電路耦合至所述第一互連結構或所述第二互連結構。

上面概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用於實施與本文所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，本文中他們可以做出多種變化、替換以及改變。