一種高速高階變步長自適應均衡方法與流程

2023-12-02 06:25:16

本發明涉及航天數傳領域，特別是一種高速高階變步長自適應均衡方法。

背景技術：

在高速衛星通信系統中，如果能夠根據衛星信道狀況自適應的改變傳輸參數，則可以較大改善通信系統性能，於是人們提出了自適應傳輸技術。自適應傳輸技術克服了傳統非自適應通信系統傳輸效率較低的缺點，能夠在有利的信道條件下高速傳輸數據，在信道變差時低速傳輸數據，從而可以在不犧牲誤比特率的前提下，根據信道的時變性提供較高的平均信道頻譜效率，最終提高了衛星系統的傳輸效率和系統容量。現有的自適應傳輸技術為低階高速均衡算法，通常採用正交前向高速並行時域盲均衡方案，動態調整誤差算法，降低對系統時鐘穩定度的要求，並改善信道非線性、群時延等非理想特性對傳輸性能的影響。

近年來由於各國在不斷地發射對地觀測衛星，而且所傳輸的信息速率越來越高，X波段的帶寬已經遠遠不能滿足人們日益增長的需要，現有的頻帶資源越來越擁擠。ESCC-E50標準也建議採用高階調製方式完成高數據率的傳輸，比如使用Ka波段進行傳輸。同時，在一定的帶寬條件下，高階調製可以承載更高的信息速率，為了滿足越來越高的信息傳輸速率，系統調製方式也向高階調製發展，因此在提高系統帶寬的同時，傳統的低階高速均衡算法已經不能滿足衛星系統對帶寬的需求，需要提出一種新的滿足衛星系統對帶寬要求的高速高階變步長自適應均衡方法。

技術實現要素：

本發明解決的技術問題是：克服現有技術的不足，提供了一種高速高階變步長自適應均衡方法，克服了傳統非自適應傳輸方法效率較低的缺點，能夠在有利的信道條件下高速傳輸數據，在信道變差時低速傳輸數據，提供較高的平均信道頻譜效率。

本發明的技術解決方案是：一種高速高階變步長自適應均衡方法，包括如下步驟：

(1)將解調器的輸出數據作為輸入數據x(n)，然後對輸入數據x(n)進行串並轉換得到n路並行數據x(n)＝[x1…xn]T，其中，n為正整數；

(2)將並行濾波器權係數記為權向量W

其中，Wi為並行濾波器中第i個濾波器的權係數向量，wij為並行濾波器中第i個濾波器的第j通道的濾波器權係數，i＝1，2，…，n，j＝1，2，…，n；

將輸入數據x(n)分別作為並行濾波器中各個濾波器的輸入，進而得到並行濾波器的輸出數據y(n)＝[y1,y2,y3,...,yn]T為

其中，yi為並行濾波器中第i個濾波器的輸出數據；

(3)獲取並行濾波器n路輸出數據的期望值，並記為

進而計算得到自適應均衡的理論誤差值e(n)為

其中，di為並行濾波器第i路輸出數據的期望值，ei為自適應均衡的並行濾波器第i路理論誤差值；

(4)根據步驟(3)得到的自適應均衡的理論誤差值e(n)計算得到當前自適應均衡所使用的步長因子μ為

其中，fi(ei)＝errori×errorq，errori為第i路理論誤差值ei的I誤差絕對值，errorq為第i路理論誤差值ei的Q誤差絕對值；

(5)根據步驟(3)得到的自適應均衡的理論誤差值e(n)、步驟(4)得到的當前自適應均衡所使用的步長因子μ確定得到下次自適應均衡所使用的並行濾波器權向量為

W'＝W+2μe(n)x(n)；

(6)將步驟(5)得到的並行濾波器權向量W'作為並行濾波器權向量W，重複步驟(2)-步驟(5)，直至完成自適應均衡過程。

本發明與現有技術相比的優點在於：

(1)本發明方法通過使用高速自適應均衡技術，能夠在有利的信道條件下高速傳輸數據，在信道變差時低速傳輸數據，從而可以在不犧牲誤比特率的前提下，根據信道的時變性，提供較高的平均信道頻譜效率，克服了傳統非自適應傳輸方法效率較低的缺點；

(2)本發明方法通過採用變步長均衡算法，對步長因子進行實時更新，並控制濾波器更新值隨步長因子每個時鐘動態更新、濾波器權係數快速準確地趨緊於穩態值，提高了數據傳輸的穩定性；

(3)本發明方法與現有技術相比，通過將變步長均衡算法和自適應均衡算法相結合，在自適應均衡算法的基礎上，運用變步長均衡算法，動態調整濾波器的更新值，提高了自適應均衡傳輸的性能和適用性。

附圖說明

圖1為本發明均衡器結構示意圖；

圖2為本發明權係數更新裝置框圖；

圖3為本發明解調指示模塊結構圖；

圖4為本發明誤差產生模塊結構圖；

圖5為本發明變步長模塊的結構圖；

具體實施方式

以下結合附圖和具體實現示例來說明本發明的具體實現：

如圖1所示為均衡器結構示意圖，圖1以兩路輸入數據為例。均衡器一般放置於解調器之後，包括時域並行均衡器和權係數更新裝置。

均衡器的輸入數據x(n)是一個n路的數據塊。時域並行均衡器利用權係數更新裝置產生的權係數對輸出的2n路數據進行時域濾波，從而實現對輸入數據的均衡。而權係數更新裝置則利用輸入的2n路數據以及均衡器輸出的數據產生變步長因子和誤差數據，從而更新時域濾波器權係數。

如圖2所示為本發明權係數更新裝置框圖，本發明權係數更新裝置包括解調指示模塊、誤差產生模塊、變步長因子模塊。解調指示模塊對時域均衡模塊產生的數據進行解調判定指示，根據指示信號的進行相應的誤差計算；誤差產生模塊對輸入信號根據具體的解調指示信號，依據理論值計算其相應的誤差值；變步長因子模塊的對誤差產生模塊輸出的數據進行門限比較，大於門限值M1，取值M1；小於門限值M2，取值M1；大於M2小於M1，則步長因子線性正比於誤差信號Error。在解調指示模塊、誤差產生模塊、變步長因子模塊控制下，產生均衡器中時域並行均衡器所需的權係數。

下面就對權係數更新裝置中的各模塊的設計和功能做詳細介紹。

1、解調指示模塊

如圖3所示為解調指示模塊結構圖。解調指示模塊的輸入為解調後送入時域均衡的數據以及解調方式的判定指示信號，所述判定指示信號的位寬以及取值由系統採用的n種解調方式確定，由解調模塊直接送入時域均衡模塊。

根據判定指示信號，對輸入數據Q路和I路信號分別送入相應的誤差信號產生模塊。

2、誤差產生模塊

如圖4所示為誤差產生模塊結構圖。控制模塊採用減法器將輸入的2m路信號進行誤差計算。

首先根據判定s(一般硬體實現時為2bits)信號的數值確定解調方式。誤差信號的計算要依據採用的是何種相關算法，若是LMS算法，誤差信號為期望信號與輸入信號相減；若是CMA算法，誤差信號的計算則會相對複雜。採用LMS算法時，理論值dy的數值大小正比於輸入數據xn的大小，硬體實現時dy的位寬取值與誤差產生模塊的輸入數據相等。

對m路Q信號數據和I信號數據分別進行誤差計算，得到相應的誤差信號，分別送入變步長因子模塊和濾波器權係數更新模塊。

3、變步長因子模塊

如圖5所示為變步長模塊的結構圖。

變步長因子模塊的輸入為2m路誤差信號，首先對輸入的2m路信號進行取絕對值運算，得到m路abs(Errori)和m路abs(Errorq)。為了彌補I路和Q路的交調幹擾，硬體實現時，在時域均衡的基礎上採用了正交均衡器，彌補I路和Q路的相互幹擾，提高EVM的性能。因此，變步長因子計算模塊，變步長因子的大小在一定範圍內線性正比於abs(Errori)和abs(Errorq)的組合值Error。

變步長因子μ的數值取決於Error值，當Error〉M1(M1＝0.01)時，步長取值過大，均衡剩餘頻差變大，因此，μ取值0.01；當Error〈M2(M2＝0.001)時，步長取值較小，均衡收斂速率變慢，因此，μ取值0.001；當M2〉Error〉M1時，μ線性正比於Error。變步長因子模塊的輸出值μ送入濾波器權係數更新模塊。

濾波器權係數更新模塊接收經過延時的解調模塊的輸出信號xn，xn的延時拍數l等於時域濾波器的延遲拍數、誤差模塊的延遲拍數之和；誤差產生模塊的輸出信號Errori、Errorq以及變步長因子模塊的輸出μ對應於相應的輸入濾波器權係數模塊的xn信號。

濾波器權係數更新的更新公式為wn+1＝wn+Δw，wk＝[w0k,w1k,w2k...wnk]T不能初始化為全零(初始化的方式不是公知的)，(Wki值設置為：Wki＝{v,v...v}(v為任意值)，i取1到len的任一值)；

實施例

下面就以8PSK、16APSK、32APSK均衡，兩路輸入信號，均衡濾波器係數選為13階為例，給出本發明的實施例。

1、時域並行均衡器

根據輸入數據速率的要求對輸入數據進行串並變換，時域並行均衡器對輸入的2m路數據時域均衡，再利用輸入的權係數變量對時域濾波器進行權係數更新，結果將作為最終的均衡數據輸出。

如圖1所示，時域並行濾波器的具體實現如下：

(1)首先對輸入數據進行延遲。以兩路並行數據為例：第一路數據均衡時，第一路數據延遲7拍，第一路數據延遲6拍；第二路數據均衡時，第一路數據延遲6拍，第一路數據延遲7拍。

每延遲一拍採用一個延遲單元實現，延遲單元被用作子卷積中的延遲，濾波器的階數為13階。本實施例中延遲單元採用的是寄存器實現。

(2)並行權係數產生模塊一路輸入的權係數wk＝[w0k,w1k,w2k...wnk]T，權係數的更新公式如下：

W(n+1)＝W(n)+2μe(n)x(n)

從4個不同的延遲單元送來的4路數據矢量(每路數據為10bits)，分別與13路權係數矢量(13路權係數矢量由並行權係數產生模塊輸入，在下個clk上升沿所有乘法器中的權係數將被更新)相乘，可以得到4路相乘後的矢量，對這4路相乘得到的矢量相加求和，最終得到4路並行數據點。乘法單元可以使用FPGA的複數乘法器IP核，使用FPGA自帶的乘法器IP核可以節省邏輯資源，同時也能夠進行更好的優化，有利於硬體速率的提高。

(3)對步驟(2)的結果相乘求和如下式：

輸出yn為進行濾波後的4路數據，輸出也為4路數據：2路I數據和2路Q數據。

2、權係數更新裝置

權係數更新裝置用來更新(或產生)權係數。結合上述各模塊的具體實現操作流程如下：

(1)接收由輸入串並轉換單元產生的2m路數據，將這2m路輸出送入步驟(4)；接收均衡輸出的y(n)；對y(n)進行解調指示判定，確定解調方式後進行相應的誤差計算獲得誤差信號，並同時輸出到步驟(2)和步驟(3)；

(2)利用解調指示信號進行判定，對m路I信號和Q信號分別進行誤差計算；對誤差信號進行正交劃分，獲得I支路和Q支路的各m路信號，並同時輸出到步驟(3)和步驟(4)；

(3)對輸入的m路I誤差信號和Q誤差信號分別取其絕對值，由I路誤差絕對值和Q路誤差絕對值經過線性變換得到m路誤差信號Error，當Error〉M1(M1＝0.01)時，步長取值過大，均衡剩餘頻差變大，因此，μ取值0.01；當Error〈M2(M2＝0.001)時，步長取值較小，均衡收斂速率變慢，因此，μ取值0.001；當M2〉Error〉M1時，μ線性正比於Error，μ值得選取為實時更新，將μ值送入步驟(4)；

(4)本次實例採用LMS算法，利用時域LMS算法對步驟(1)送入的2m路數據進行時域數據處理，步驟(1)送入的2m路數據的延時拍數l等於時域濾波器的延遲拍數、誤差模塊的延遲拍數之和，本次實例I＝8，m路I數據和Q數據分別與步驟(2)和步驟(3)送入的誤差數據和步長因子μ相乘得到權係數更新值，將更新值送入步驟(5)；

(5)將權係數更新值反饋回時域並行濾波器。

本發明說明書中未作詳細描述的內容屬本領域技術人員的公知技術。