差分信號端接電路的製作方法
2023-05-01 12:54:41 3
專利名稱：差分信號端接電路的製作方法
技術領域：
本發明涉及信號處理領域，尤其是，涉及多模式差分端接電路。
背景技術：
LVDS和LVPECL是用於在印刷電路板上差分高速信號互連的工業標準。每個具有用於在接收機上端接的其自己的規範。低壓差分信令(LVDS)標準在文獻ANSI/TIA/EIA-644-A中定義。低壓正射極耦合邏輯(LVPECL)事實上是由摩託羅拉公司開發的工業標準，並且從以前的信令方案ECL和PECL中獲得。為了給用戶提供高度集成、靈活和有效的電路解決方案的目的，集成電路接收機設備可以在其電路內嵌入差分信號端接。LVDS是輸出差分對的每側交替為到輸出端電流的信源和信宿的差分信號方案。其運行從2. 5mA到4. 5mA範圍的差動電流，當傳輸線對差動地與100歐姆電阻端接(如圖I 所示)的時候，其轉化為250mV到450mV的差動電壓擺幅。不需要到地的外部路徑去端接直接耦合的LVDS信號。共模電壓標稱是I. 0V。LVPECL輸出結構的特點在於一對雙極電晶體開路射極，其在開和關狀態之間交替地轉換。為了電流從射極流到地，必須提供外部電路通道。在接收機上，對於Vdd-1. 3V的直流偏壓，需要的差動電壓擺幅是I. IV。圖2示出典型的具有標準端接的3. 3V LVPECL互連電路。該基準電壓Vtt可以作為實際的電壓饋送實現，或者作為Vdd和地引用的電阻的等效方案實現。應該理解的是，這些端接電路顯著地是不同的，但是，所希望的是提供一種晶片內端接電路解決方案，這裡單個集成電路能夠處理兩個類型的信號。美國專利No. 6，362，644公開了一種可編程的端接電路，其需要適用外部偏壓。
發明內容
本發明的實施例提供了用於在CMOS器件的相同的集成接收機接口內端接LVDS和 PECL信號兩者的電路。按照本發明的一個方面，提供一種多模式差分端接電路，包括用於接收外部差分信號的一對差分輸入端子；耦合在所述差分輸入端子之間的一對串聯的負載元件；耦合所述負載元件的公共聯結點的模擬接口端子；耦合到所述負載元件的公共聯結點，用於響應於數字控制信號有選擇地對其施加偏壓的偏置電路；和用於接收數字控制信號以激活偏置電路的控制輸入端。該電路可以通過選擇模擬和數字輸入的條件、DC耦合的PECL模式、AC耦合的PECL 模式、DC耦合的LVDS模式和AC耦合的LVDS模式被編程以各種各樣的模式操作。該端接電路可以以CMOS過程實現，其滿足YDS和PECL兩者的信號端接(DC偏置和阻抗匹配)需求。CMOS技術的這個應用的優點是沒有在斷路狀態下引進電流洩漏，邏輯用於啟用和停用該電路的模擬部分。該設計的應用性也可以適用於其他的信令標準，只要輸入信號電壓範圍不超出連接的接收機塊的限制。按照本發明的另一個方面，提供一種端接差分信號的方法，包括將差分信號施加於具有在所述它們之間耦合的一對串聯的負載元件的一對差分輸入端子；和通過設置耦合所述負載元件的公共聯結點的模擬接口端子的模擬條件，和用於激活耦合到所述負載元件的公共聯結點的偏置電路的控制輸入的數字條件確定操作模式。附圖
簡要說明現在將參考伴隨的附圖僅僅通過舉例來更詳細地描述本發明，其中 圖I舉例說明現有技術LVDS端接電路；圖2舉例說明現有技術LCPECL端接電路；圖3舉例說明按照本發明一個實施例的端接電路；圖4舉例說明DC耦合的PECL端接電路；圖5舉例說明AC耦合的PECL端接電路；圖6舉例說明DC耦合的LVDS端接電路；和圖7舉例說明AC耦合的LVDS電路。發明詳細說明圖3示出按照本發明一個實施例的連同必要的接口引線一起的內部集成電路端接和偏置電路。該電路端接50歐姆差分外部信號線la、Ib，其連接到輸入塊3a、3b。一對50歐姆負載電阻2a、2b串聯連接在輸入塊3a、3b之間以端接信號線la、lb。電阻2a、2b的公共聯結點經由25歐姆電阻8連接到標明Vt的模擬輸入端子4。內部偏置電路包括配置為分壓器的一對IK歐姆電阻5a、5b，並且通過相應的CMOS 電晶體6a、6b連接到供電幹線VDD和地。在這個例子中，電晶體6a是NMOS電晶體，並且電晶體6b是PMOS電晶體。在電晶體6a經由緩衝放大器9的情況下，電晶體6a、6b的柵極耦合到控制引線7。 在默認結構下，這是低的，因此，CMOS電晶體6a、6b斷開。內部降壓電阻(未示出)允許控制引線默認為其低狀態。一對Ik歐姆電阻5a、5b作為到端接的時鐘信號開路出現。當控制引線保持高，或者在數字I電平上的時候，電晶體6a、6b接通，並且等於 VDD/2的電壓經由25歐姆耦合的電阻7施加於電晶體2a、2b的聯結點，其對施加的電壓幾乎不具有影響。人們注意到，該偏壓電阻6a、6b至少在值方面是比負載電阻2a、2b更大的數量級， 該負載電阻2a、2b端接信號線。所描述的電路在具有可選擇的連接的CMOS中對內部偏置電路和/或外部偏置/ 並聯端接電路提供100歐姆差分端接。該模擬接口引線7Vt允許100歐姆內部差分端接連接到基準電壓(偏置)，並且重新配置為單端到地的50歐姆。該差分時鐘輸入假設為使用100歐姆差分軌跡路由，並且連接到輸入塊3a、3b Clk+和Clk-。100(50+50)歐姆的硬布線的差分端接是基本阻抗匹配結構。如果需要的話，端接的直流偏置通過引線Vt的可選擇的連接施加於外部DC電壓源(S卩，GND)，或者經由稱作Control的邏輯引線啟用內部VDD/2偏置點。當Control保持高(「 I」)狀態的時候，PMOS和NMOS電晶體對接通，分別地形成到GND和VDD的連接。IK歐姆電阻對的交叉點在這個狀態下變為對VDD/2的偏置。二個輸入塊3a、3b是到器件的差動接收機輸入結構(未示出)的連接點。該接收機參數是這樣的，其以如由端接適用的差分和共模電壓運行。各種各樣可允許的端接應用在圖4至7中示出。圖4示出該設計如何端接配置為平行風格端接的直接耦合的LVPECL互連。在圖4 示出的結構中，該電路被以平行風格端接配置為直接耦合的LVPECL互連。在這個結構中， 該控制引線7是開路，或者低，使得該偏置電路斷開。該模擬引線4連接到地，並且該負載電阻2a、2b提供該端接，電流經由電阻8流到地。該電阻8對電壓幾乎不具有影響。圖5示出以AC耦合的LVPECL結構的電路。在這個結構中，該控制引線被設置為高以開啟由IK歐姆電阻5a、5b組成的分壓器產生的偏壓。信號線通過電容器10a、IOb連接到輸入塊。該電路從而給出具有VDD/2的DC電平的信號。這個模型可以擴展為PECL和ECL信號互連的其他的變形。圖6示出以直接耦合的LVDS模式的電路。在這個模式中，該控制引線被設置為高以接通偏置電路，並且該模擬引線保持浮動。在這個模式中，LVDS信號被在二個負載電阻 2a、2b上差動地端接。該電路被直接耦合到標準LVDS信號。圖7示出AC耦合的LVDS結構。在這個模式中，該模擬引線開路，或者保持浮動， 因此是控制引線7，這指的是偏置電路斷開。在這種情況下，信號線經由電容器10a、10b連接到輸入塊。同樣，信號被在二個負載電阻2a、2b上差動地端接。因此，應該理解，本發明的實施例提供一種端接電路，其可以僅僅通過將適宜的數字控制信號適用於控制引線7，和將適宜的模擬條件，S卩，電壓、接地或者浮動適用於模擬引線4，在LVPECL和LVDS模式兩者中使用。該偏置內部地產生。其對在上遊放置25歐姆電阻8的單個CMOS開關來說也是可能的，但是，當然這樣的結構將具有以下的缺點，當其沒有在用的時候，該偏置電路的分壓器浪費能量。
權利要求
1.一種多模式差分端接電路，所述多模式差分端接電路包括用於接收外部差分信號的一對差分輸入端子；耦合在所述差分輸入端子之間的一對串聯的負載元件；耦合所述負載元件的公共聯結點的模擬接口端子；耦合到所述負載元件的公共聯結點、用於響應於數字控制信號有選擇地對其施加偏壓的偏置電路；和用於接收數字控制信號以激活偏置電路的控制輸入端。
2.根據權利要求I所述的多模式差分端接電路，其中，所述偏置電路包括一對串聯的電阻元件，和由所述數字控制信號操作的一對數字開關，以將所述相應的電阻元件連接到電壓饋送幹線。
3.根據權利要求2所述的多模式差分端接電路，其中，所述數字開關是場效應電晶體。
4.根據權利要求2或3所述的多模式差分端接電路，其中，在控制引線的預設狀態中， 所述數字開關斷開，並且適用數字控制信號轉變數字接通。
5.根據權利要求3所述的多模式差分端接電路，其中，所述場效應電晶體的一個是 NMOS電晶體，並且所述電晶體的另一個是PMOS電晶體。
6.根據權利要求I 5中任一所述的多模式差分端接電路，其中，所述模擬接口端子通過電阻耦合到所述負載元件的公共聯結點。
7.根據權利要求6所述的多模式差分端接電路，其中，所述偏置電路通過所述電阻耦合到公共聯結點。
8.根據權利要求I 7中任一所述的多模式差分端接電路，其中，所述負載元件是電阻。
9.根據權利要求2所述的多模式差分端接電路，其中，所述控制輸入端經由緩衝放大器連接到所述數字開關的一個。
10.根據權利要求I 9中任一所述的多模式差分端接電路，其中，電路的部件集成在單個晶片之上。
11.一種端接差分信號的方法，所述方法包括將差分信號施加於一對差分輸入端子，所述一對差分輸入端子具有在所述它們之間耦合的一對串聯的負載元件；和通過設置耦合所述負載元件的公共聯結點的模擬接口端子的模擬條件，和用於激活耦合到所述負載元件的公共聯結點的偏置電路的控制輸入的數字條件確定操作模式。
12.根據權利要求11所述的方法，其中，所述偏置電路包括一對串聯的電阻元件，並且操作將電阻元件連接到相應的供電幹線的一對數字開關的狀態是通過控制輸入的數字條件確定的。
13.根據權利要求12所述的方法，其中，所述數字開關是場效應電晶體。
14.根據權利要求12或13所述的方法，其中，在預設狀態下，所述數字開關斷開，並且數字控制信號適用於控制引線轉變數字接通。
15.根據權利要求13所述的方法，其中，所述場效應電晶體的一個是NMOS電晶體，並且所述電晶體的另一個是PMOS電晶體。
16.根據權利要求11 15中任一所述的方法，其中，所述模擬接口端子通過電阻耦合到所述負載元件的公共聯結點。
17.根據權利要求16所述的方法，其中，所述偏置電路通過所述電阻耦合到公共聯結
18.根據權利要求11 17中任一所述的方法，其中，所述負載元件是電阻。
19.根據權利要求11 19中任一所述的方法，其中，在直接耦合的PECL模式中，所述模擬接口端子連接到地，並且控制輸入端被配置為使偏置電路無效。
20.根據權利要求11 19中任一所述的方法，其中，在AC耦合的PECL模式中，所述模擬接口端子開路，並且控制輸入端被配置為激活偏置電路，並且控制信號經由電容器施加於輸入端子。
21.根據權利要求11 19中任一所述的方法，其中，在直接耦合的LVDS模式中，所述模擬接口端子開路，並且控制輸入端被配置為使偏置電路無效。
22.根據權利要求11 19中任一所述的方法，其中，在AC耦合的LVDS模式中，所述模擬接口端子開路，並且控制輸入端被配置為激活偏置電路。
全文摘要
本發明提供了一種多模式差分端接電路及方法，所述多模式差分端接電路具有用於接收外部差分信號的一對差分輸入端子，耦合在所述差分輸入端子之間的一對串聯的負載元件，和耦合所述負載元件的公共聯結點的模擬接口端子；所述偏置電路耦合到該負載元件的公共聯結點，用於響應於數字控制信號有選擇地對其施加偏壓，所述控制輸入端接收數字控制信號以激活偏置電路。
文檔編號H03K19/018GK102594332SQ20111041264
公開日2012年7月18日 申請日期2011年12月12日 優先權日2010年12月10日
發明者拉斯·拜爾斯, 理察·蓋斯, 約瑟夫·倫格, 馬蒙·賽義多 申請人:美高森美半導體公司