一種半導體器件及其製造方法與流程

2023-05-19 04:57:11 2

本發明涉及半導體製造工藝，具體而言涉及一種半導體器件及其製造方法。

背景技術：

當半導體製造工藝的節點達到90納米及以下時，應力技術(stresstechnology)被廣泛使用以提高半導體器件溝道區中的載流子遷移率。對於cmos而言，通常在其襯底上形成應力層來提高對應器件溝道區中的載流子遷移率，其中，拉應力層用於提高nmos溝道區中的電子遷移率，壓應力層用於提高pmos溝道區中的空穴遷移率。此外，為了提高pmos溝道區中載流子的遷移率，在pmos器件將要形成源/漏區的部分製作凹槽以外延嵌入式鍺矽的技術已經成為廣為關注的熱點。

如圖1a所示，採用現有工藝形成用於外延嵌入式鍺矽的凹槽區域101位於襯底中，並且用於外延嵌入式鍺矽的凹槽區域101(通過蝕刻有源區aa即activearea所在區域102而形成凹槽區域101)被周圍的淺溝槽隔離(sti)所包圍，如圖1b所示，沿著平行於柵極結構100的線條走向，形成的鍺矽層104的寬度大於襯底中aa所在區域102的寬度，淺溝槽隔離103的上表面低於襯底的上表面。由於在此工藝製程的實施過程中，後續通過外延生長形成的包覆在源區和漏區的平行於柵極結構的線條走向的兩端的外延材料的厚度不足，在工藝處理過程中源區和漏區兩端尤其是靠近柵極兩端處襯底材料損耗較多，造成器件源區和漏區兩端的短路和電路失效。

因此，需要提出一種方法，以解決上述問題。

技術實現要素：

針對現有技術的不足，本發明提供一種半導體器件的製造方法， 包括：提供半導體襯底，在所述半導體襯底上形成柵極結構以及位於所述柵極結構兩側的側壁結構；在位於所述側壁結構外側的半導體襯底中形成用於外延嵌入式鍺矽層的凹槽，並且使得在平行於所述柵極結構的線條走向的方向上,形成於所述半導體襯底中的用於外延嵌入式鍺矽層的凹槽區域被兩端的襯底材料所包圍；形成所述嵌入式鍺矽層，以完全填充所述凹槽。

在一個示例中，採用先幹法蝕刻再溼法蝕刻的工藝形成所述凹槽。

在一個示例中，形成所述嵌入式鍺矽層之前，還包括對所述凹槽實施預處理的步驟，以確保所述凹槽的側壁及底部具有清潔的表面。

在一個示例中，所述預處理包括下述步驟：先執行溼法清洗，以去除殘留於所述凹槽的側壁及底部的蝕刻殘留物和雜質；再對所述半導體襯底實施烘焙處理。

在一個示例中，實施所述預處理之後，還包括在所述凹槽的側壁和底部形成籽晶層的步驟。

在一個示例中，採用選擇性外延生長工藝形成所述籽晶層和所述嵌入式鍺矽層。

在一個示例中，形成所述嵌入式鍺矽層之後，還包括在所述嵌入式鍺矽層的頂部形成矽包覆層的步驟。

在一個實施例中，本發明還提供一種半導體器件，包括：半導體襯底，在所述半導體襯底上形成有柵極結構以及位於所述柵極結構兩側的側壁結構；在位於所述側壁結構外側的半導體襯底中形成有用於外延嵌入式鍺矽層的凹槽，並且使得在平行於所述柵極結構的線條走向的方向上,形成於所述半導體襯底中的用於外延嵌入式鍺矽層的凹槽區域被兩端的襯底材料所包圍；完全填充所述凹槽的嵌入式鍺矽層。

在一個示例中，所述嵌入式鍺矽層的頂部形成有矽包覆層。

在一個示例中，所述半導體器件包括pmos。

根據本發明，通過刻蝕形成用於外延嵌入式鍺矽的凹槽時，基於平行於所述柵極結構的線條走向，所形成的凹槽兩端都包括在襯底材料之間，通過後續的外延生長工藝可以獲得基於所述柵極結構的線條 走向兩端的襯底有源區材料的充分生長的外延材料層，此外延材料層的厚度足以包覆基於所述柵極結構的線條走向兩端的源區和漏區區域，避免了現有工藝由於包覆基於所述柵極結構的線條走向兩端的源區和漏區區域的外延材料厚度不夠、源區和漏區區域材料由於工藝因素損耗過多導致源區和漏區間直接短路現象的發生，本發明在保持現有外延製程工藝器件性能的同時，擴大了工藝製程的良率窗口，提高了外延工藝製程良率和晶圓上器件電性能分布的均勻度。

附圖說明

本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1a為採用現有工藝形成用於外延嵌入式鍺矽的凹槽的版圖示意圖；

圖1b為沿著圖1a中示出的柵極的走向獲得的器件的示意性剖面圖；

圖1c為採用本發明提出的方法形成用於外延嵌入式鍺矽的凹槽的版圖示意圖；

圖1d為沿著圖1c中示出的柵極的走向獲得的器件的示意性剖面圖；

圖2a-圖2d為根據本發明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；

圖3為根據本發明示例性實施例一的方法依次實施的步驟的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。

應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局 限於這裡提出的實施例。相反地，提供這些實施例將使公開徹底和完全，並且將本發明的範圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上」、「與...直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。

空間關係術語例如「在...下」、「在...下面」、「下面的」、「在...之下」、「在...之上」、「上面的」等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為「在其它元件下面」或「在其之下」或「在其下」元件或特徵將取向為在其它元件或特徵「上」。因此，示例性術語「在...下面」和「在...下」可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)並且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在於描述具體實施例並且不作為本發明的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白朮語「組成」和/或「包括」，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列項目的任何及所有組合。

[示例性實施例一]

為了解決採用現有工藝形成用於外延嵌入式鍺矽的凹槽時造成器件有源區之間的隔離結構的損失的問題，如圖1c所示，通過光刻(photo)而後蝕刻的方式將傳統的外延生長區域縮小，使得後續形成的用於外延嵌入式鍺矽的凹槽區域101基於平行於柵極100的線條走向的兩端為襯底材料102所包圍，作為示例，基於平行於柵極100的線條走向，襯底材料102的邊界超出凹槽區域101的邊界的距離為2nm-30nm。根據本發明，如圖1d所示，通過刻蝕形成用於外延嵌入式鍺矽104的凹槽時，不會造成對隔離結構103的損耗，且後續外延生長工藝基於底部和兩端的襯底材料進行，使得所生長的外延材料層能充分包覆住兩端柵極下的襯底材料，有利於應力的增強，進而提升器件的性能和此工藝製程下的產品良率。

參照圖2a-圖2d，其中示出了根據本發明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖，所述示意性剖面圖是沿著與圖1c中示出的柵極的線條走向相垂直的方向獲得的。

首先，如圖2a所示，提供半導體襯底200，半導體襯底200的構成材料可以採用未摻雜的單晶矽、摻雜有雜質的單晶矽、絕緣體上矽(soi)、絕緣體上層疊矽(ssoi)、絕緣體上層疊鍺化矽(s-sigeoi)、絕緣體上鍺化矽(sigeoi)以及絕緣體上鍺(geoi)等。作為示例，在本實施例中，半導體襯底200的構成材料選用單晶矽。在半導體襯底200中形成有隔離結構以及各種阱(well)結構，為了簡化，圖示中予以省略。作為示例，隔離結構為淺溝槽隔離(sti)結構或者局部氧化矽(locos)隔離結構。對於pmos而言，所述阱結構為n阱，並且在形成柵極結構之前，可以對整個n阱進行一次小劑量磷注入，用於調整pmos的閾值電壓vth。

在半導體襯底200上形成有柵極結構，作為示例，柵極結構包括自下而上層疊的柵極介電層202a、柵極材料層202b和柵極硬掩蔽層202c。柵極介電層202a包括氧化物層，例如二氧化矽(sio2)層。柵極材料層202b包括多晶矽層、金屬層、導電性金屬氮化物層、導 電性金屬氧化物層和金屬矽化物層中的一種或多種，其中，金屬層的構成材料可以是鎢(w)、鎳(ni)或鈦(ti)；導電性金屬氮化物層包括氮化鈦(tin)層；導電性金屬氧化物層包括氧化銥(iro2)層；金屬矽化物層包括矽化鈦(tisi)層。柵極硬掩蔽層202c包括氧化物層、氮化物層、氮氧化物層和無定形碳中的一種或多種，其中，氧化物層的構成材料包括硼磷矽玻璃(bpsg)、磷矽玻璃(psg)、正矽酸乙酯(teos)、未摻雜矽玻璃(usg)、旋塗玻璃(sog)、高密度等離子體(hdp)或旋塗電介質(sod)；氮化物層包括氮化矽(si3n4)層；氮氧化物層包括氮氧化矽(sion)層。柵極介電層202a、柵極材料層202b以及柵極硬掩蔽層202c的形成方法可以採用本領域技術人員所熟習的任何現有技術，優選化學氣相沉積法(cvd)，如低溫化學氣相沉積(ltcvd)、低壓化學氣相沉積(lpcvd)、快熱化學氣相沉積(rtcvd)、等離子體增強化學氣相沉積(pecvd)。

此外，作為示例，在半導體襯底200上還形成有位於柵極結構兩側且緊靠柵極結構的側壁結構201。其中，側壁結構201由氧化物、氮化物或者二者的組合構成。在形成側壁結構201之前，還包括ldd注入以在源/漏區形成輕摻雜漏(ldd)結構及halo注入以調節閾值電壓vt和防止源/漏耗盡層的穿通。在形成側壁結構201之後，還包括源/漏注入。

接著，如圖2b所示，在位於pmos區的側壁結構201之間的半導體襯底200中形成凹槽203。為了有效縮短器件溝道的長度，滿足器件尺寸按比例縮小的要求，凹槽203的截面形狀通常為∑狀。作為示例，形成所述∑狀凹槽的工藝步驟包括：先採用各向異性的幹法蝕刻形成u形凹槽，蝕刻氣體包括hbr、cl2、he和o2，不含有氟基氣體，實施所述幹法蝕刻之前，需要先形成僅遮蔽nmos區的掩膜層，作為示例，掩膜層可以為自下而上層疊的緩衝層和應力材料層，其中，緩衝層可以為氧化物層或氮氧化矽層，應力材料層為可以為具有拉應力的氮化矽層；再蝕刻所述u形凹槽，以形成所述∑狀凹槽，採用溼法蝕刻工藝實施所述蝕刻，利用溼法蝕刻的蝕刻劑在半導體襯底200的構成材料的不同晶向上的蝕刻速率不同的特性(100晶向和 110晶向的蝕刻速率高於111晶向的蝕刻速率)，擴展蝕刻所述u形凹槽以形成所述∑狀凹槽，作為示例，所述溼法蝕刻的腐蝕液為四甲基氫氧化銨(tmah)溶液，溫度為30℃-60℃，持續時間依據所述∑狀凹槽的期望尺寸而定，一般為100s-300s。

接下來，對凹槽203進行預處理，以確保凹槽203的側壁及底部具有清潔的表面。所述預處理包括下述步驟：首先，執行溼法清洗，以去除殘留於凹槽203的側壁及底部的蝕刻殘留物和雜質；然後，對半導體襯底200實施烘焙處理。

在本實施例中，所述溼法清洗的清洗液可以是氨水、雙氧水和水的混合物(sc1)以及稀釋的氫氟酸(dhf)的組合，也可以是臭氧水、sc1和dhf的組合。上述組合中的各個清洗液的濃度以及進行所述溼法清洗所需要的其它條件，例如溫度和處理時間等，均可以選用本領域技術人員所熟習的濃度數值和實施條件，在此不再予以例舉。

在本實施例中，所述烘焙處理包括下述步驟：首先，實施紫外光烘焙，所述紫外光源於arf準分子雷射器、krf準分子雷射器或者hg-xe燈，所述紫外光烘焙的溫度為200℃-700℃，處理時間為10s-300s，所述紫外光烘焙可以替換為微波烘焙，所述微波烘焙的溫度為200℃-700℃，處理時間為10s-300s，可選地，二者均可以在氘氣(d2)、氫氣(h2)或者氘氣(d2)與氮氣(n2)的混合氣體的氛圍下進行；然後，實施hcl氛圍下的烘焙，所述烘焙的溫度為200℃-850℃，處理時間為10s-100s，壓力為5torr-780torr(毫米汞柱)。

接著，如圖2c所示，採用選擇性外延生長工藝形成嵌入式鍺矽層205，以完全填充凹槽203。作為示例，嵌入式鍺矽層205的鍺含量(鍺原子百分比)為5％-30％，需要說明的是，形成的嵌入式鍺矽層205可以摻雜硼。所述選擇性外延生長工藝可以採用低壓化學氣相沉積(lpcvd)、等離子體增強化學氣相沉積(pecvd)、超高真空化學氣相沉積(uhvcvd)、快速熱化學氣相沉積(rtcvd)和分子束外延(mbe)中的一種。在實施所述選擇性外延生長工藝之前， 可以在凹槽203的側壁和底部形成籽晶層204。採用本領域技術人員所熟習的各種適宜的工藝技術形成籽晶層204，例如選擇性外延生長工藝。籽晶層204可以為具有低鍺含量的鍺矽層。另外，由於需要為隨後將要形成的嵌入式鍺矽層205留出足夠的空間，所以形成的籽晶層204不能太厚，以防填滿整個凹槽203。

接著，如圖2d所示，在嵌入式鍺矽層205的頂部形成帽層206。作為示例，採用原位外延生長工藝形成帽層206，即形成帽層206所採用的外延生長工藝與形成嵌入式鍺矽層205所採用的外延生長工藝在同一個反應腔室中進行。作為示例，帽層206的構成材料可以是矽(si)或者硼矽(sib)，其中，所述硼矽中硼原子的摻雜劑量為5.0×e14atom/cm2-5.0×e20atom/cm2；也可以是摻雜硼和碳的單晶矽(sicb)，其中，所述硼原子的摻雜劑量為5.0×e14atom/cm2-5.0×e20atom/cm2，所述碳原子的摻雜劑量為5.0×e14atom/cm2-5.0×e20atom/cm2。

至此，完成了根據本發明示例性實施例一的方法實施的工藝步驟。參照圖3，其中示出了根據本發明示例性實施例一的方法依次實施的步驟的流程圖，用於簡要示出製造工藝的流程。

在步驟301中，提供半導體襯底，在半導體襯底上形成柵極結構以及位於柵極結構兩側的側壁結構；

在步驟302中，在位於側壁結構外側的半導體襯底中形成用於外延嵌入式鍺矽層的凹槽，並且使得在平行於柵極結構的線條走向的方向上,形成於半導體襯底中的用於外延嵌入式鍺矽層的凹槽區域被兩端的襯底材料所包圍；

在步驟303中，形成嵌入式鍺矽層，以完全填充所述凹槽。

[示例性實施例二]

首先，提供根據本發明示例性實施例一的方法實施的工藝步驟獲得的半導體器件，包括：半導體襯底200，在半導體襯底200中形成有隔離結構以及各種阱(well)結構，作為示例，隔離結構為淺溝槽隔 離(sti)結構或者局部氧化矽(locos)隔離結構；形成在半導體襯底200的柵極結構，作為示例，柵極結構包括自下而上層疊的柵極介電層202a、柵極材料層202b和柵極硬掩蔽層202c；形成於柵極結構兩側且緊靠柵極結構的側壁結構201，側壁結構201由氧化物、氮化物或者二者的組合構成；位於pmos區的側壁結構201之間的半導體襯底200中的嵌入式鍺矽層205，在嵌入式鍺矽層205的頂部形成有帽層206。

然後，通過後續工藝完成整個半導體器件的製作，包括：在嵌入式鍺矽層205的頂部形成金屬矽化物，作為示例，形成金屬矽化物的工藝步驟包括：先形成金屬層，以覆蓋帽層206、側壁結構201以及柵極結構的頂部，形成所述金屬層的工藝可以採用本領域內常用的方法，例如，物理氣相沉積法或蒸鍍法等，所述金屬層的材料可以為含有一定比例鉑(pt)的鎳(ni)，所述比例可以為0％-15％，所述金屬層的厚度可以為50埃-300埃，同時，可在所述金屬層上形成保護層，所述保護層的材料可以是耐火金屬的氮化物，例如tin，所述保護層的作用是避免所述金屬層暴露於非惰性的環境而發生氧化，所述保護層的厚度可以為50埃-200埃，再採用低溫快速熱退火(rta)工藝對所述金屬層進行退火，所述低溫快速熱退火的溫度可以為200℃-350℃，經過退火處理，所述金屬層中的材料向帽層206中的矽材料中擴散，並與所述矽材料形成金屬矽化物，作為示例，金屬矽化物的構成為niptsigec或niptsic，最後，採用高溫快速熱退火(rta)工藝對形成的金屬矽化物進行退火，所述高溫快速熱退火的溫度可以為300℃-600℃；實施應力近臨工藝以增強作用於溝道區的應力；依次形成接觸孔蝕刻停止層和層間介電層，並形成貫通層間介電層和接觸孔蝕刻停止層的分別連通柵極材料層202b和金屬矽化物的接觸孔；在接觸孔中形成接觸塞；形成多個互連金屬層，通常採用雙大馬士革工藝來完成；形成金屬焊盤，用於後續實施器件封裝時的引線鍵合。

[示例性實施例三]

本發明還提供一種電子裝置，其包括根據本發明示例性實施例二的方法製造的半導體器件。所述電子裝置可以是手機、平板電腦、筆記本電腦、上網本、遊戲機、電視機、vcd、dvd、導航儀、照相機、攝像機、錄音筆、mp3、mp4、psp等任何電子產品或設備，也可以是任何包括所述半導體器件的中間產品。所述電子裝置，由於使用了所述半導體器件，因而具有更好的性能。

本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。