一種高精度的應力波信號採集方法及設備與流程
2023-05-19 03:51:46
本發明屬於應力波信號採集技術領域，具體是一種高精度的應力波信號採集方法及設備。
背景技術：
錨杆支護作為圍巖的一種加固技術，已成為煤礦巷道首選的、安全高效的支護方式。錨杆錨固工程不但具有複雜性，還具有高度的隱蔽性，發現質量問題難，事故處理更難。因此提高錨杆檢測工作的質量和可靠性，有利於確保錨杆錨固工作的質量與安全。目前，隨著無損檢測技術的發展，應力波反射法在錨杆質量檢測中得到了廣泛的應用，利用小錘敲擊錨杆端頭產生應力波，應力波信號沿著錨杆水平傳播，在介質交接的地方，波阻抗會改變，應力波會發生反射、透射和散射。通過分析反射波的波幅、相位特徵和相應的傳播時間，即可判斷錨杆錨固的質量。
目前應力波採集方法及設備，存在信號採集精度低、信噪比低、動態範圍小的缺點，採集到的應力波反射信號不明顯或者不顯現，使得錨杆體的反射信號識別變得困難，不能正確的對錨杆進行質量分析。
技術實現要素：
本發明的目的在於克服現有技術的不足，而提供一種高精度的應力波信號採集方法及設備，該採集方法適用於大動態範圍的應力波信號採集，具有很高的解析度，可以較好的還原弱信號；該設備小巧，可方便攜帶，靈敏度高、抗幹擾能力強，適合於在多種複雜環境條件下使用。
實現本發明目的的技術方案是：
一種高精度的應力波信號採集方法，具體包括如下步驟：
(1)使用激勵裝置敲擊錨杆，產生應力波信號；
(2)採用壓電傳感器採集敲擊產生的應力波信號；
(3)應力波信號進入信號放大電路對信號進行放大；
(4)放大後的信號進入低通濾波電路，濾除幹擾信號；
(5)低通濾波電路的輸出信號一方面送入電壓比較電路，另一方面送入程控放大電路；
(6)電壓比較電路根據濾波後的信號與基準電壓進行比較，比較後輸出的高電平或低電平送入FPGA控制器；
(7)FPGA控制器根據得到的高電平或低電平，將編碼值A0、A1發送給程控放大電路。
(8)程控放大電路接收FPGA控制器發送的編碼值A0、A1，確定自身的增益值後，將信號再次放大，送入A/D轉換器，經AD轉換後的數位訊號，送入FPGA控制器進行數據處理；
所述步驟(1)中，激振裝置為激勵小錘。
所述步驟(8)中，程控放大電路的增益值確定方法為，若A0＝0，A1＝0，程控放大電路放大倍數為1；若A0＝1，A1＝0，程控放大電路放大倍數為10；若A0＝0，A1＝1，程控放大電路放大倍數為100。
一種高精度的應力波信號採集設備，包括順序連接的激勵裝置、壓電傳感器、信號放大電路和低通濾波電路，還包括電壓比較電路、程控放大電路、A/D轉換器和FPGA控制器；低通濾波電路信號輸出端分別與電壓比較電路、程控放大電路連接，FPGA控制器分別與電壓比較電路、程控放大電路和A/D轉換器連接，程控放大電路還與A/D轉換器連接。
所述的信號放大電路，包括第一運算放大器、第二運算放大器、第三運算放大器、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻和第七電阻；第一運算放大器的正輸入端與壓電傳感器的正輸出端連接，第一運算放大器的負輸入端分別與第一電阻、第二電阻的一端連接；第一電阻的另一端與第二運算放大器的負輸入端連接，還與第三電阻的一端連接；第二電阻的另一端與第一運算放大器的信號輸出端連接；第一運算放大器的信號輸出端還與第四電阻的一端連接；第四電阻的另一端與第六電阻的一端連接，還與第三運算放大器的負輸入端連接；第六電阻的另一端與第三運算放大器的信號輸出端連接；第三運算放大器的信號輸出端輸出放大信號Vout3；第二運算放大器的正輸入端與壓電傳感器的負輸出端連接，信號輸出端與第三電阻的另一端連接，還與第五電阻的一端連接；第五電阻的另一端與第三運算放大器的正輸入端連接，還與第七電阻的一端連接；第七電阻的另一端與GND連接。
所述的信號放大電路為兩級放大電路，第一級電路的放大增益為G1＝1+2R3/R1，第二級放大增益，G2＝R6/R4，則信號放大電路的增益為G＝G1*G2＝(1+2R3/R1)*R6/R4。
所述的低通濾波電路，包括第八電阻、第九電阻、第一電容、第二電容和第四運算放大器；第八電阻的一端與信號放大電路的第三運算放大器的信號輸出端連接，另一端分別與第九電阻和第一電容的一端連接；第九電阻的另一端分別與第二電容的一端和第四運算放大器的正輸入端連接；第一電容的另一端分別與第四運算放大器的負輸入端、信號輸出端連接；第二電容的另一端與GND連接。
所述的第一運算放大器、第二運算放大器、第三運算放大器和第四運算放大器，1管腳接+5V電壓，2管腳接-5V電壓。
所述的電壓比較電路，包括第十電阻、第十一電阻、第十二電阻、第十三電阻、第十四電阻、第十五電阻、第十六電阻、第十七電阻、第五運算放大器和第六運算放大器；第十一電阻的一端接+5V電壓，另一端與第五運算放大器正輸入端和第十電阻的一端連接；第十電阻的另一端接GND；第十二電阻的一端與低通濾波電路的第四運算放大器的信號輸出端連接，另一端與第五運算放大器的負輸入端連接；第十三電阻的一端接+5V電壓，另一端與第五運算放大器的信號輸出端連接；
第十五電阻的一端接+5V電壓，另一端與第六運算放大器正輸入端和第十四電阻的一端連接；第十四電阻的另一端接GND；第十六電阻的一端與低通濾波電路的第四運算放大器的信號輸出端連接，另一端與第六運算放大器的負輸入端連接；第十七電阻的一端接+5V電壓，另一端與第六運算放大器的信號輸出端連接。
所述的第五運算放大器和第六運算放大器，1管腳接+5V電壓，3管腳接GND，輸出的信號發送至FPGA控制器。
所述的電壓比較電路的輸出信號為，當其「+」端電壓高於「-」端時，輸出管截止，輸出端為高電平，表示當前輸入電壓低於比較器的比較電壓；當它的「-」端電壓高於「+」端時，輸出管飽和，輸出端為低電平，表示當前輸入電壓高於比較器的比較電壓；根據濾波電路輸出的信號Vout4與V1、V2的電壓大小關係，得到C0、C1的值，並將C0、C1值送入FPGA控制器進行增益編碼。
所述的程控放大電路，包括第七運算放大器、第八運算放大器、第十八電阻、第十九電阻和第二十電阻；第七運算放大器的正輸入端與第四運算放大器的信號輸出端連接，負輸入端與GND連接，信號輸出端與第二十電阻的一端連接；第二十電阻的另一端與第八運算放大器的負輸入端連接；第十八電阻的一端與GND連接，另一端與第八運算放大器的正輸入端和第十九電阻的一端連接；第十九電阻的另一端與第八運算放大器的信號輸出端連接；第八運算放大器的信號輸出端與A/D轉換器連接。
所述的第七運算放大器為可編程增益放大器，3管腳接GND，4管腳與第七運算放大器信號輸出端連接，5管腳接A1，6管腳接A0。
所述的A0、A1為FPGA控制器發送的編碼值。
所述程控放大電路的增益值，若A0＝0，A1＝0，程控放大電路放大倍數為1；若A0＝1，A1＝0，程控放大電路放大倍數為10；若A0＝0，A1＝1，程控放大電路放大倍數為100。
本發明提供了一種高精度的應力波信號採集方法及設備，使用兩級放大電路放大應力波信號，使用濾波電路去除被放大的噪聲信號和外部幹擾信號，使用程控放大電路解決信號的寬範圍問題，提高A/D轉換的有效精度。與傳統的應力波信號採集設備相比，該設備可根據應力波信號的強弱及時調整放大器增益，對採集信號進行濾波，有效降低噪聲幹擾，提高信號採集的可靠性，可用於錨杆檢測中應力波信號的採集，適用於大動態範圍的應力波信號採集，同時具有較高的解析度，能對強弱不同的應力波信號進行無失真採樣，使反射信號容易識別，檢測精度高，可為錨杆質量分析提供依據；也可用於木材中或輸油管道中應力波信號的採集，檢測木材的尺寸、規格和基本物理性質，或檢測輸油管道是否洩漏。
說明附圖
圖1為本發明應力波信號採集裝置結構框圖；
圖2為信號放大電路圖；
圖3為低通濾波電路圖；
圖4為電壓比較電路圖；
圖5為程控放大電路圖。
具體實施方式
下面結合附圖和實施例對本發明做進一步闡述，但不是對本發明的限定。
實施例：
一種高精度的應力波信號採集方法，具體包括如下步驟：
(1)使用激勵裝置敲擊錨杆，產生應力波信號；
(2)採用壓電傳感器採集敲擊產生的應力波信號；
(3)應力波信號進入信號放大電路對信號進行放大；
(4)放大後的信號進入低通濾波電路，濾除幹擾信號；
(5)低通濾波電路的輸出信號Vout4一方面送入電壓比較電路，另一方面送入程控放大電路；
(6)電壓比較電路根據濾波後的信號與基準電壓進行比較，比較後輸出的高電平或低電平送入FPGA控制器；
(7)FPGA控制器根據得到的高電平或低電平，將編碼值A0、A1發送給程控放大電路。
(8)程控放大電路接收FPGA控制器發送的編碼值A0、A1，確定自身的增益值後，將信號再次放大，送入A/D轉換器，經AD轉換後的數位訊號，送入FPGA控制器進行數據處理。
所述步驟(1)中，激振裝置為激勵小錘。
所述步驟(8)中，程控放大電路的增益值確定方法，若A0＝0，A1＝0，程控放大電路放大倍數為1；若A0＝1，A1＝0，程控放大電路放大倍數為10；若A0＝0，A1＝1，程控放大電路放大倍數為100。
如圖1所示，一種高精度的應力波信號採集設備，包括順序連接的激勵裝置1、壓電傳感器2、信號放大電路3和低通濾波電路4，還包括電壓比較電路5、程控放大電路7、A/D轉換器8和FPGA控制器6；低通濾波電路4信號輸出端分別與電壓比較電路5、程控放大電路7連接，FPGA控制器6分別與電壓比較電路5、程控放大電路7和A/D轉換器8連接，程控放大電路7還與A/D轉換器8連接。
如圖2所示，所述的信號放大電路3，包括第一運算放大器U1、第二運算放大器U2、第三運算放大器U3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7；第一運算放大器U1的正輸入端與壓電傳感器2的正輸出端連接，第一運算放大器U1的負輸入端分別與第一電阻R1、第二電阻R2的一端連接；第一電阻R1的另一端與第二運算放大器U2的負輸入端連接，還與第三電阻R3的一端連接；第二電阻R2的另一端與第一運算放大器U1的信號輸出端連接；第一運算放大器U1的信號輸出端還與第四電阻R4的一端連接；第四電阻R4的另一端與第六電阻R6的一端連接，還與第三運算放大器U3的負輸入端連接；第六電阻R6的另一端與第三運算放大器U3的信號輸出端連接；第三運算放大器U3的信號輸出端輸出放大信號Vout3；第二運算放大器U2的正輸入端與壓電傳感器2的負輸出端連接，信號輸出端與第三電阻R3的另一端連接，還與第五電阻R5的一端連接；第五電阻R5的另一端與第三運算放大器U3的正輸入端連接，還與第七電阻R7的一端連接；第七電阻R7的另一端與GND連接。
所述的信號放大電路為兩級放大電路，第一級電路的放大增益為G1＝1+2R3/R1，第二級放大增益，G2＝R6/R4，則信號放大電路的增益為G＝G1*G2＝(1+2R3/R1)*R6/R4。
如圖3所示，所述的低通濾波電路4，包括第八電阻R8、第九電阻R9、第一電容C1、第二電容C2和第四運算放大器U4；第八電阻R8的一端與信號放大電路3的第三運算放大器U3的信號輸出端連接，另一端分別與第九電阻R9和第一電容C1的一端連接；第九電阻R9的另一端分別與第二電容C2的一端和第四運算放大器U4的正輸入端連接；第一電容C1的另一端分別與第四運算放大器U4的負輸入端、信號輸出端連接；第二電容C2的另一端與GND連接。
所述的第一運算放大器U1、第二運算放大器U2、第三運算放大器U3和第四運算放大器U4，1管腳接+5V電壓，2管腳接-5V電壓。
如圖4所示，所述的電壓比較電路5，包括第十電阻R10、第十一電阻R11、第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第五運算放大器U5和第六運算放大器U6；第十一電阻R11的一端接+5V電壓，另一端與第五運算放大器U5正輸入端和第十電阻R10的一端連接；第十電阻R10的另一端接GND；第十二電阻R12的一端與低通濾波電路4的第四運算放大器U4的信號輸出端連接，另一端與第五運算放大器U5的負輸入端連接；第十三電阻R13的一端接+5V電壓，另一端與第五運算放大器U5的信號輸出端連接；
第十五電阻R15的一端接+5V電壓，另一端與第六運算放大器U6正輸入端和第十四電阻R14的一端連接；第十四電阻R14的另一端接GND；第十六電阻R16的一端與低通濾波電路4的第四運算放大器U4的信號輸出端連接，另一端與第六運算放大器U6的負輸入端連接；第十七電阻R17的一端接+5V電壓，另一端與第六運算放大器U6的信號輸出端連接。
所述的第五運算放大器U5和第六運算放大器U6，1管腳接+5V電壓，3管腳接GND，輸出的信號發送至FPGA控制器6。
所述的電壓比較電路的輸出信號為，當其「+」端電壓高於「-」端時，輸出管截止，輸出端為高電平，表示當前輸入電壓低於比較器的比較電壓；當它的「-」端電壓高於「+」端時，輸出管飽和，輸出端為低電平，表示當前輸入電壓高於比較器的比較電壓；根據濾波電路輸出的信號Vout4與V1、V2的電壓大小關係，得到C0、C1的值，並將C0、C1值送入FPGA控制器進行增益編碼。
如圖5所示，所述的程控放大電路7，包括第七運算放大器U7、第八運算放大器U8、第十八電阻R18、第十九電阻R19和第二十電阻R20；第七運算放大器U7的正輸入端與第四運算放大器U4的信號輸出端連接，負輸入端與GND連接，信號輸出端與第二十電阻R20的一端連接；第二十電阻R20的另一端與第八運算放大器U8的負輸入端連接；第十八電阻R18的一端與GND連接，另一端與第八運算放大器U8的正輸入端和第十九電阻R19的一端連接；第十九電阻R19的另一端與第八運算放大器U8的信號輸出端連接；第八運算放大器U8的信號輸出端與A/D轉換器連接。
所述的第七運算放大器U7為可編程增益放大器，3管腳接GND，4管腳與第七運算放大器U7信號輸出端連接，5管腳接A1，6管腳接A0。
所述的A0、A1為FPGA控制器6發送的編碼值。
所述程控放大電路7的增益值，若A0＝0，A1＝0，程控放大電路7放大倍數為1；若A0＝1，A1＝0，程控放大電路7放大倍數為10；若A0＝0，A1＝1，程控放大電路7放大倍數為100。