安全系統、多重安全控制系統及讀取位置信息的方法
2023-05-05 05:34:01 3
安全系統、多重安全控制系統及讀取位置信息的方法
【專利摘要】本發明公開了一種安全系統及其讀取位置信息的方法，還公開了由多個該安全系統組成的多重安全控制系統及其讀取位置信息的方法。該安全系統包括絕對值編碼器、差分電平轉換電路以及微控制單元，其中所述微控制單元包括主CPU與協CPU，所述差分電平轉換電路分別連接所述絕對值編碼器與所述協CPU，所述主CPU與所述協CPU進行通信並執行安全控制。本發明取消現有技術中的FPGA(或專用IC)部分，實現了編碼器信號僅通過硬體進行差分電平轉換、直連MCU的簡單架構，顯著降低了成本，提高了物理層的可開發程度。其次在電子安全方面，利用本發明提供的多重安全控制系統，將單一通訊方式拓展成多MCU對多編碼器的通訊，達到更高安全等級的架構。
【專利說明】安全系統、多重安全控制系統及讀取位置信息的方法 【【技術領域】】
[0001] 本發明涉及電子通信【技術領域】，特別涉及一種安全系統、多重安全控制系統及讀 取位置信息的方法。 【【背景技術】】
[0002] EnDat通信接口是海德漢公司推出的位置編碼器雙向數字通信接口，EnDat通信 接口主要分為EnDat2. 1和EnDat2. 2。其中EnDat2. 2是在EnDat2. 1基礎上發展而來的，特 別針對於功能安全領域的應用，其可傳輸絕對式或增量式編碼器位置值，也能傳輸或更新 保存在編碼器中的信息，還能保存新信息。應當注意的是，下文中提到的EnDat，如無特殊說 明均指EnDat2. 2。
[0003] 絕對值編碼器由光電碼盤的機械位置決定，它不受停電、幹擾的影響。而且絕對值 編碼器由機械位置決定的每個位置是唯一的，它無需記憶，無需找參考點，而且不用一直計 數，因此編碼器的抗幹擾特性、數據的可靠性都非常高。
[0004] 目前應用EnDat2. 2通訊機制，有"差分收發器+FPGA(或專用IC)+安全控制"的 解決方案。如圖1所示，EnDat2. 2串行通信接口採用主從、半雙工、同步通信模式，在通信 過程中，具備EnDat2. 2接口的絕對值編碼器是從站，需獲取編碼器位置信息的後續電子設 備是主站，數據傳輸保持與後續電子設備時鐘信號同步。傳輸的數據類型由後續電子設備 的模式指令決定。
[0005] 如圖1所示，位置1和位置2是絕對值編碼器內部由位置傳感器採集的兩路獨 立的位置信號。這兩路位置信號包含的位置值和附加錯誤碼在編碼器內部經過EnDat從 站，然後通過EnDat協議傳給後續電子設備（即EnDat主單元），這一過程是位置編碼器 安全系統的基礎。EnDat主單元承擔多項檢測任務，檢測編碼器和傳輸器件發生的錯誤， 比較兩個位置值，再把EnDat主單元的兩個位置值和相互獨立的出錯信息通過處理器接 口提供給控制系統，控制系統通過周期性檢測高安全行為的測量系統是否正常。可見，作 為EnDat通信的主單元，需要處理較多的數據，在海德漢公司提供的方案中，採用一塊專用 IC(IntegratedCircuit，集成電路）或單獨的FPGA(Field-ProgrammableGateArray， 現場可編程邏輯門陣列）做數據處理，雖然其處理速度較快，但成本較高，而且其專用型 強，物理層無法達到一種相對開發的情況。 【
【發明內容】
】
[0006] 基於此，本發明為解決現有技術存在的問題，提供一種能夠簡化EnDat2. 2安全系 統的解決方案，降低成本，同時提高物理層可開發度。本發明實施例的內容如下：
[0007] -種安全系統，包括絕對值編碼器、差分電平轉換電路以及微控制單元，其中，所 述微控制單元包括主CPU與協CPU，所述差分電平轉換電路分別連接所述絕對值編碼器與 所述協CPU，所述主CPU與所述協CPU進行通信並執行安全控制。
[0008] -種上述安全系統讀取位置信息的方法，包括如下步驟：
[0009] 在需要更新位置信息時，所述主CPU置位信號讀取標誌；
[0010] 所述協CPU在接收到所述信號讀取標誌後，讀取所述絕對值編碼器的位置數據；
[0011] 待讀取完畢後，所述協CPU對所讀取的位置數據進行循環冗餘校驗碼校驗；
[0012] 如果讀取的位置數據通過校驗，則所述協CPU將讀取的位置數據放置於所述主 CPU與所述協CPU的交換緩衝區，所述主CPU從所述交換緩衝區中讀取所述位置數據；如果 讀取的位置數據未通過校驗，則所述協CPU向所述主CPU發送當前周期位置數據讀取失敗 通知。
[0013] 本發明實施例為了構建更高安全等級的架構，還提供一種由上述安全系統組成的 多重安全控制系統，所述多重安全控制系統至少包括兩個所述安全系統；在每一個所述安 全系統中設置用於分配所述絕對值編碼器的讀取控制權的信號主次分配電路；所述信號主 次分配電路一端與其自身所處的所述安全系統中的所述差分電平轉換電路連接，另一端分 別與各個所述安全系統中所述微控制單元的所述協CPU連接；所述信號主次分配電路由其 自身所處的所述安全系統中的所述微控制單元使能控制，各個所述微控制單元相互之間進 行連接。
[0014] 優選的，上述多重安全控制系統包括第一安全系統和第二安全系統；所述第一安 全系統包括第一絕對值編碼器、第一差分電平轉換電路、第一信號主次分配電路以及第一 微控制單元，所述第一微控制單元包括第一主CPU和第一協CPU;所述第二安全系統包括第 二絕對值編碼器、第二差分電平轉換電路、第二信號主次分配電路以及第二微控制單元，所 述第二微控制單元包括第二主CPU和第二協CPU;所述第一絕對值編碼器、第一差分電平轉 換電路、第一信號主次分配電路依次連接，所述第一信號主次分配電路的另一端分別與所 述第一協CPU、第二協CPU連接；第二絕對值編碼器、第二差分電平轉換電路、第二信號主 次分配電路依次連接，所述第二信號主次分配電路的另一端分別與所述第一協CPU、第二協 (PU連接；所述第一微控制單元與所述第二微控制單元連接。
[0015] 本發明實施例還提供一種上述多重安全控制系統讀取位置信息的方法，包括如下 步驟：
[0016] 在所述第一微控制單元需要讀取所述第一絕對值編碼器的位置數據時，首先查詢 所述第二微控制單元是否正在讀取所述第一絕對值編碼器的位置數據；
[0017] 若否，則所述第一微控制單元通過所述第一協CPU使能控制所述第一信號主次分 配電路，獲取讀取控制權；
[0018] 在獲取所述讀取控制權後，所述第一微控制單元讀取所述第一絕對值編碼器的位 置數據。
[0019] 本發明取消現有技術中的FPGA(或專用IC)部分，後端由具備獨立運行的雙核 CPU(CentralProcessingUnit,中央處理器）的MCU(MicroControlUnit，微控制單兀） 組成，主CPU主要用於處理邏輯，保證系統安裝正常的運行；協CPU用於同絕對值編碼器通 信，兩者通過MCU內部資源進行信息交換。這種設計實現了編碼器信號僅通過硬體進行差 分電平轉換、直連MCU的簡單架構，顯著降低了成本，提高了物理層的可開發程度，使應用 層設計多樣化。
[0020] 其次，在電子安全方面，利用本發明提供的多重安全控制系統，將單一通訊方式拓 展成多MCU對多編碼器的通訊，達到更高安全等級的架構。 【【專利附圖】
【附圖說明】】
[0021] 圖1為現有的基於EnDat2. 2絕對值編碼器的一種安全系統的架構圖；
[0022] 圖2為本發明實施例中一種安全系統的基本架構圖；
[0023] 圖3為本發明實施例中一種安全系統的電路結構圖；
[0024] 圖4為本發明實施中主CPU與協CPU之間的同步過程示意圖；
[0025] 圖5為本發明實施例中協CPU讀取絕對值編碼器位置數據的流程示意圖；
[0026] 圖6為本發明實施例中多重安全控制系統的結構圖；
[0027] 圖7為本發明實施例中信號主次分配電路的示意圖；
[0028] 圖8為本發明實施例中MCU_A讀取編碼器_X位置數據的流程示意圖；
[0029] 圖9為本發明實施例中MCU_B讀取編碼器_X位置數據的流程示意圖。 【【具體實施方式】】
[0030] 下面結合附圖對本發明的內容作進一步的描述。
[0031] 如圖2所示，一種安全系統的基本架構，包括絕對值編碼器、差分電平轉換電路以 及微控制單元（MCU)，其中，所述MCU包括主CPU與協CPU，所述差分電平轉換電路分別連接 所述絕對值編碼器與所述協CPU，所述主CPU與所述協CPU進行通信並執行安全控制。
[0032] 編碼器信號通過差分電平轉換電路實現EnDat差分信號與電平信號的相互轉換， 所述的差分電平轉換電路通常使用RS485通信接口或使用類RS485IC(集成電路）實現。
[0033] 協CPU對編碼器信號的處理，實現絕對值編碼器與MCU之間的純硬體連接，節省了 專用1C、FPGA等器件。通過協處理的方式，極大地減少對主CPU資源的佔用。
[0034] 圖3是本發明安全系統的一個電路結構圖，如圖3所示，絕對值編碼器包括位置傳 感器和EnDat從站，差分電平轉換電路包括RS485通信單元，該RS485通信單元包括數據傳 輸通道和脈衝發送通道，MCU包括雙核CPU，主CPU主要用於執行安全控制，協CPU主要用於 處理編碼器信號，供電電源為安全系統提供工作電源。
[0035] 參照圖2、圖3所示的電路原理圖，下面說明本發明的安全系統如何讀取編碼器的 位置數據。圖4示出了在讀取位置數據時，主CPU與協CPU之間的同步過程。如圖4所示， 當主CPU和協CPU初始化完成後，作為運行主程序的主CPU在需要更新位置數據時，就置位 信號讀取標誌，協CPU在接收到上述標誌後，啟動絕對值編碼器數據讀取流程，待讀取位置 數據完畢後，對所讀取的位置數據進行CRC(Cyclic Redundancy Check,循環冗餘校驗碼）， 如果讀取的位置數據通過校驗，則協CPU將讀取的位置數據放置在主CPU與協CPU的交換 緩衝區，主CPU就可以從該交換緩衝區中讀取位置數據。如果讀取的位置數據無法通過CRC 校驗，則通知主CPU當前周期位置數據讀取失敗。例如，當讀取的位置數據無法通過CRC校 驗時，協CPU設置讀取錯誤標誌，主CPU接收該讀取錯誤標誌後就可以得知當前周期位置數 據讀取失敗，根據應用層的設計可選擇是否重新傳輸位置數據。
[0036]-般的，在絕對值編碼器位置數據讀取過程中，傳輸的位置數據類型（包括位置 值、參數或診斷信息等）由後續電子設備發送至絕對值編碼器的模式指令控制。每個模式 指令包括3Bit，為保證通信發送的可靠性，每Bit均採用冗餘發送（反相或冗餘），所以完 整的模式指令共有6Bit。在功能安全的應用中，一般會用到的模式指令如下表：
[0037]
【權利要求】
1. 一種安全系統，其特徵在於，包括絕對值編碼器、差分電平轉換電路以及微控制單 元，其中，所述微控制單元包括主CPU與協CPU，所述差分電平轉換電路分別連接所述絕對 值編碼器與所述協CPU，所述主CPU與所述協CPU進行通信並執行安全控制。
2. -種權利要求1所述的安全系統讀取位置信息的方法，其特徵在於，包括如下步驟： 在需要更新位置信息時，所述主CPU置位信號讀取標誌； 所述協CPU在接收到所述信號讀取標誌後，讀取所述絕對值編碼器的位置數據； 待讀取完畢後，所述協CPU對所讀取的位置數據進行循環冗餘校驗碼校驗； 如果讀取的位置數據通過校驗，則所述協CPU將讀取的位置數據放置於所述主CPU與 所述協CPU的交換緩衝區，所述主CPU從所述交換緩衝區中讀取所述位置數據；如果讀取的 位置數據未通過校驗，則所述協CPU向所述主CPU發送當前周期位置數據讀取失敗通知。
3. 根據權利要求2所述的安全系統讀取位置信息的方法，其特徵在於，所述協CPU讀取 所述絕對值編碼器的位置數據的過程包括如下步驟： 所述協CPU向絕對值編碼器發送同步脈衝信號； 待兩個完整的同步脈衝信號發送完畢後，所述協CPU向所述絕對值編碼器發送模式指 令； 待所述模式指令發送完畢後，所述協CPU接收所述絕對值編碼器根據所述模式指令返 回的位置數據。
4. 根據權利要求3所述的安全系統讀取位置信息的方法，其特徵在於，所述協CPU接收 所述絕對值編碼器根據所述模式指令返回的位置數據的過程包括如下步驟： 所述協CPU根據所述模式指令確定同步脈衝信號的預設長度； 當所述絕對值編碼器根據所述模式指令返回位置數據時，所述協CPU向所述絕對值編 碼器發送同步脈衝信號； 當預設長度的同步脈衝信號發送完畢，所述協CPU停止接收所述絕對值編碼器根據所 述模式指令返回位置數據。
5. -種由權利要求1所述的安全系統組成的多重安全控制系統，其特徵在於，所述多 重安全控制系統至少包括兩個所述安全系統；在每一個所述安全系統中設置用於分配所述 絕對值編碼器的讀取控制權的信號主次分配電路；所述信號主次分配電路一端與其自身所 處的所述安全系統中的所述差分電平轉換電路連接，另一端分別與各個所述安全系統中所 述微控制單元的所述協CPU連接；所述信號主次分配電路由其自身所處的所述安全系統中 的所述微控制單元使能控制，各個所述微控制單元相互之間進行連接。
6. 根據權利要求5所述的多重安全控制系統，其特徵在於，所述多重安全控制系統包 括第一安全系統和第二安全系統；所述第一安全系統包括第一絕對值編碼器、第一差分電 平轉換電路、第一信號主次分配電路以及第一微控制單元，所述第一微控制單元包括第一 主CPU和第一協CPU ;所述第二安全系統包括第二絕對值編碼器、第二差分電平轉換電路、 第二信號主次分配電路以及第二微控制單元，所述第二微控制單元包括第二主CPU和第 二協CPU ;所述第一絕對值編碼器、第一差分電平轉換電路、第一信號主次分配電路依次連 接，所述第一信號主次分配電路的另一端分別與所述第一協CPU、第二協CPU連接；第二絕 對值編碼器、第二差分電平轉換電路、第二信號主次分配電路依次連接，所述第二信號主次 分配電路的另一端分別與所述第一協CPU、第二協CPU連接；所述第一微控制單元與所述第 二微控制單元連接。
7. -種權利要求6所述的多重安全控制系統讀取位置信息的方法，其特徵在於，包括 如下步驟： 在所述第一微控制單元需要讀取所述第一絕對值編碼器的位置數據時，首先查詢所述 第二微控制單元是否正在讀取所述第一絕對值編碼器的位置數據； 若否，則所述第一微控制單元通過所述第一協CPU使能控制所述第一信號主次分配電 路，獲取讀取控制權； 在獲取所述讀取控制權後，所述第一微控制單元讀取所述第一絕對值編碼器的位置數 據。
8. 根據權利要求7所述的多重安全控制系統讀取位置信息的方法，其特徵在於，包括 如下步驟： 所述第一微控制單元獲取所述讀取控制權後，向所述第二微控制單元發送正在讀取通 知；在讀取所述第一絕對值編碼器的位置數據完畢後，所述第一微控制單元將所述讀取控 制權分配給所述第二微控制單元，並且向所述第二微控制單元發送讀取完畢通知。
9. 根據權利要求8所述的多重安全控制系統讀取位置信息的方法，其特徵在於，還包 括如下步驟： 在所述第二微控制單元需要讀取所述第一絕對值編碼器的位置數據時，首先查詢所述 第一微控制單元是否正在讀取所述第一絕對值編碼器的位置數據； 若否，則所述第二微控制單元向所述第一微控制單元發送請求信息； 當所述第二微控制單元接收到所述第一微控制單元根據所述請求信息返回的確認信 息後，所述第二微控制單元讀取所述第一絕對值編碼器的位置數據。
10. 根據權利要求9所述的多重安全控制系統讀取位置信息的方法，其特徵在於，還包 括如下步驟： 所述第二微控制單元讀取所述第一絕對值編碼器的位置數據完畢後，向所述第一微控 制單元發送讀取完畢通知。
【文檔編號】G06F21/71GK104361299SQ201410491363
【公開日】2015年2月18日 申請日期:2014年9月23日 優先權日:2014年9月23日
【發明者】馮良, 黃立明, 程偉, 仲兆峰, 郭偉文, 雷建業 申請人:廣州日濱科技發展有限公司