在掃描移位操作期間減低瞬間電壓跌落的系統及裝置的製作方法

2023-04-27 14:55:01 3

專利名稱：在掃描移位操作期間減低瞬間電壓跌落的系統及裝置的製作方法
技術領域：
本發明的實施例屬於電子設備領域。特定地說，本發明的實施例屬於具可測性設計(DFT)的系統及裝置。
背景技術：
掃描設計為一用於可測性設計(DFT)的技術。通過在進入掃描模式或掃描測試模式時把晶片中的各觸發器連接成一長的移位寄存器，便可在一例如是系統晶片(S0C晶片) 的晶片形成一掃描鏈。一掃描移位操作或掃描捕獲操作可以在掃描模式中執行。當掃描移位操作被啟動時，可使用一輸入引腳將測試圖形的串行輸入加載至掃描鏈。在掃描移位操作進行期間，晶片的正常操作可被中止。當掃描捕獲操作進行時，晶片的正常操作可以根據掃描鏈的測試圖形及晶片中組合電路的功能輸入而進行。接著，掃描捕獲操作的結果可在接下來的掃描移位操作期間被移出，而所述結果可跟預期的測試圖形作對照以確認晶片是否正常操作。由於晶片中所有觸發器皆根據源自一測試器(例如一外部測試器)的輸入時鐘信號或掃描時鐘信號進行測試圖形的移位，觸發器的同時移位或開關可能導致供應電力至晶片中各電路元件的電網出現較高的瞬間電壓跌落(IVD)。高瞬間電壓跌落可能令掃描移位操作變慢，因而導致額外的晶片測試時間及/或成本。所以，減低瞬間電壓跌落有多個不同的辦法。在其中一個方法中，加載至掃描鏈的測試圖形可被修改以減低瞬間電壓跌落。例如，0-充填及/或1-充填可被作為自動測試圖形生成(ATPG)技術以減低掃描移位操作期間的觸發器變換。雖然此方法或許能有效減低瞬間電壓跌落，但為補償對測試圖形增加額外0及1的修改，可能需要使用較多的測試圖形及時間。替代地，可修改晶片的設計以減低瞬間電壓跌落。例如，在一觸發器輸出門控技術中，在掃描移位操作期間觸發器的輸出可能被門控關閉，使被所述觸發器輸出驅動的電路元件(如組合電路中的邏輯門)不會在掃描移位操作期間察覺觸發器的變化。在另一例子中，掃描鏈中的觸發器可被設計成設有不同的輸出引腳以用於功能及掃描連接。因此，觸發器的功能輸出在掃描移位操作期間可保持不變，從而減低瞬間電壓跌落。不過，以上所述的技術可能需要額外的硬體及/或使晶片的表現下降。

發明內容
本發明公開了在掃描移位操作期間減低瞬間電壓跌落(IVD)的系統及裝置。根據本發明的一方面，一種在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落的系統，包括一第一時鐘門控單元組，其被設定為接收一輸入時鐘信號。第一時鐘門控單元組的各時鐘門控單元包括一第一延遲元件，其被設定為在掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段。此外，所述系統包括一第一觸發器組，其連接於所述第一時鐘門控單元組。所述系統亦包括一第二時鐘門控單元組，其被設定為接收所述輸入時鐘信號。第二時鐘門控單元組的各時鐘門控單元包括一第二延遲元件，其被設定為在掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段。此外，所述系統包括一第二觸發器組，其連接於所述第二時鐘門控單元組，而所述第一觸發器組及第二觸發器組被設定為在掃描移位操作期間分別接收被延遲了第一時間段的輸入時鐘信號及被延遲了第二時間段的所述輸入時
鍾信號。本發明的另一方面，是一種在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落的系統，包括一第一時鐘門控單元組，其被設定為接收一輸入時鐘信號，而第一時鐘門控單元組的各時鐘門控單元包括一第一延遲元件，其被設定為在掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段。所述系統亦包括一第一旁路多路復用器組，其連接於所述第一時鐘門控單元組並被設定為在掃描移位操作期間傳送被延遲了所述第一時間段的輸入時鐘信號，及包括一連接於所述第一旁路多路復用器組的第一觸發器組。所述系統亦包括一第二時鐘門控單元組，其被設定為接收所述輸入時鐘信號，而第二時鐘門控單元組的各時鐘門控單元包括一第二延遲元件，其被設定為在掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段。所述系統亦包括一第二旁路多路復用器組， 其連接於所述第二時鐘門控單元組並被設定為在掃描移位操作期間傳送被延遲了所述第二時間段的輸入時鐘信號，及包括一連接於所述第二旁路多路復用器組的第二觸發器組。 所述第一觸發器組及第二觸發器組被設定為在掃描移位操作期間分別接收被延遲了所述第一時間段的輸入時鐘信號及被延遲了所述第二時間段的輸入時鐘信號。本發明的另一方面，是一種在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落的裝置，包括一第一時鐘門控單元組，其被設定為接收一輸入時鐘信號，及一連接於所述第一時鐘門控單元組的第一觸發器組，而第一時鐘門控單元組的各時鐘門控單元包括一第一可編程延遲元件，其被設定為在掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段。所述系統亦包括一第二時鐘門控單元組，其被設定為接收所述輸入時鐘信號，及一連接於所述第二時鐘門控單元組的第二觸發器組，而第二時鐘門控單元組的各時鐘門控單元包括一第二可編程延遲元件，其被設定為在掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段。所述第一觸發器組及第二觸發器組被設定為在掃描移位操作期間分別接收被延遲了所述第一時間段的所述輸入時鐘信號及被延遲了所述第二時間段的所述輸入時鐘信號。此外，所述裝置包括一連接於所述第一可編程延遲元件及第二可編程延遲元件的反饋電路，其被設定為根據瞬間電壓跌落計算所述第一時間段及第二時間段。上述系統及裝置能以任何方式實施以達成各種目的，而其他特徵將在隨後的附圖及詳細描述中更清楚地表現。


多個優選實施例將參照以下

，其中圖1示出一實施例中的示例性系統，其用以在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落；圖2A為圖1中設有一第一延遲元件的一時鐘門控單元的示例性電路的示意圖；圖2B為輸入至圖1中的系統的各種信號的時序圖2C為圖1中設有一第二延遲元件的一時鐘門控單元的示例性電路的示意圖；圖2D為輸入至圖1中的系統的各種信號的時序圖；圖3A為圖1中設有一第一延遲元件的一時鐘門控單元的另一示例性電路的示意圖；圖;3B為圖1中設有一第二延遲元件的一時鐘門控單元的另一示例性電路的示意圖；圖4示出一實施例中的示例性裝置，其用以在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落；及圖5A及5B示出一實施例中的另一示例性裝置，其用以在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落。上述附圖只用作說明，並不應在任何情況下限制本發明的保護範圍。
具體實施例方式本發明公開了在掃描移位操作期間減低瞬間電壓跌落(IVD)的系統及裝置。以下將參照附圖對本發明實施例詳細描述，附圖作為本文件的一部分，並以圖示方式示出可實施本發明的個別實際例。這些實施例會被詳細說明以容許本發明領域內的技術人員實行本發明，而且應當理解的是其他實施例亦可被使用，而且亦可作出不背離本發明範圍的變更。 故以下的詳細描述不應被視為對本發明的限制，而本發明的範圍只應由所附的權利要求界定。圖1示出了一實施例中，一種用以在一邏輯裝置(如一系統晶片等)的掃描移位操作期間減低瞬間電壓跌落的示例性系統100。在圖1中，系統100包括一第一時鐘門控單元組102A、一第二時鐘門控單元組102B、一第一觸發器組104A、及一第二觸發器組104B。 第一時鐘門控單元組102A包括時鐘門控單元(CGCs) 106A-N，而第二時鐘門控單元組102B 包括時鐘門控單元(CGCs) 122A-N。時鐘門控單元106A-N分別包括第一延遲元件116A-N。時鐘門控單元122A-N分別包括第二延遲元件132A-N。第一延遲元件116A-N及第二延遲元件132A-N各自可以是一延遲緩衝器。第一觸發器組104A包括觸發器118A-N，而第二觸發器組104B包括觸發器 134A-N。在一實施例中，第一觸發器組104A及第二觸發器組104B可包括大致相同數目的觸發器。雖然圖1中示出的系統100包括第一時鐘門控單元組102A及第二時鐘門控單元組102B，應當理解的是系統100可包括多於兩個時鐘門控單元組，其中各時鐘門控單元組共享一時間段相同的延遲元件並連接於一觸發器組。如圖所示，第一時鐘門控單元組102A的時鐘輸入(Cl)引腳或節點112A-N及第二時鐘門控單元組102B的時鐘輸入(Cl)引腳128A-N被設定為接收一輸入時鐘信號138。所述輸入時鐘信號138可為一由一連接於系統100的測試器模塊140 (如一外部測試器)生成及傳送的時鐘信號。此外，第一時鐘門控單元組102A的掃描移位啟用(SE)引腳或節點 108A-N及第二時鐘門控單元組102B的掃描移位啟用(SE)引腳124A-N被設定為接收一掃描移位啟用(SE)信號142。此外，第一時鐘門控單元組102A的啟用(EN)引腳或節點110A-N被設定為接收一源自觸發器120A-N輸出的功能模式啟用信號。同樣地，第二時鐘門控單元組102B的啟用 (EN)引腳或節點126A-N被設定為接收一源自觸發器136A-N輸出的功能模式啟用信號。另外，如圖中所示，第一時鐘門控單元組102A的時鐘輸出(CO)引腳或節點114A-N連接於第一觸發器組104A，而第二時鐘門控單元組102B的時鐘輸出(CO)弓丨腳或節點130A-N連接於第二觸發器組104B。在一示例性的操作中，當所述邏輯裝置進入掃描模式時，系統100會進行一掃描移位操作及一掃描捕獲操作。所述掃描移位操作會在掃描移位啟用信號142為邏輯高電平時啟用。在所述掃描移位操作期間，通過使用各自的第一延遲元件116A-N，第一時鐘門控單元組102A的時鐘門控單元106A-N經其各自的時鐘輸出引腳114A-N向第一觸發器組104A 提供被延遲了一第一時間段(例如是以毫微秒為單位的時間段)的輸入時鐘信號138。在一實施例中，所述第一延遲元件116A-N被設定為在掃描移位操作期間把輸入時鐘信號138 延遲第一時間段。同樣地，在所述邏輯裝置進行掃描移位操作期間，所述第二時鐘門控單元組102B 的第二延遲元件132A-N被設定為在掃描移位操作期間把輸入時鐘信號138延遲一第二時間段(例如是以毫微秒為單位的時間段)。應當理解的是所述第二時間段並不相等於所述第一時間段。因此，第二時鐘門控單元組102B在掃描移位操作期間向第二觸發器組104B 提供被延遲了第二時間段的輸入時鐘信號138。在掃描移位操作期間，由於第一觸發器組104A的輸入時鐘信號138被延遲第一時間段，並第二觸發器組104B的輸入時鐘信號138被延遲第二時間段，故觸發器118A-N進行移位操作的瞬間與觸發器134A-N進行移位操作的瞬間並不相同。由於兩組觸發器在兩個不同的瞬間進行其移位操作，兩組觸發器可分擔邏輯裝置的電網的負載。由此，這可以有助顯著地減低邏輯裝置的電網在掃描移位操作期間的瞬間電壓跌落，故可使掃描移位操作更快完成。在掃描移位操作後，掃描捕獲操作接著進行。所述掃描捕獲操作會在掃描移位啟用信號142為邏輯低電平及功能模式啟用信號206為邏輯高電平時啟用。在所述掃描捕獲操作期間，第一時鐘門控單元組102A向第一觸發器組104A提供沒有被延遲的輸入時鐘信號138，第二時鐘門控單元組102B向第二觸發器組104B提供沒有被延遲的輸入時鐘信號 138。此外，在一後續掃描移位操作期間，所述掃描捕獲操作的結果會被移出第一觸發器組 104A及第二觸發器組104B，而另一測試圖形數據會被移入第一觸發器組104A及第二觸發器組104B。在所述後續掃描移位操作期間，傳送至第一觸發器組104A的輸入時鐘信號138 會被延遲第一時間段，而傳送至第二觸發器組104B的輸入時鐘信號138會被延遲第二時間段。圖2A示出了圖1中的時鐘門控單元106A的一示例性電路。在圖2A中，時鐘門控單元106A包括第一延遲元件116A、一與門202及一多路復用器204。多路復用器204連接於第一延遲元件116A及與門202。第一延遲元件116A被設定成接收源自測試器模組140 的輸入時鐘信號138並把輸入時鐘信號138延遲一第一時間段(Atl)。此外，第一延遲元件116A被設定成傳送被延遲了第一時間段(Atl)的輸入時鐘信號138至多路復用器204。 與門202被設定成接收一功能模式啟用信號206及輸入時鐘信號138作為輸入，並基於輸入生成一邏輯值「0」或「1」。與門202的輸出會被傳送至多路復用器204作為輸入。
當一掃描移位操作被啟用時，傳送至掃描移位啟用引腳108A的掃描移位啟用信號142為邏輯高電平。在掃描移位操作期間，多路復用器204被設定為在掃描移位啟用信號142為邏輯高電平時，選定被延遲第一時間段(Atl)的輸入時鐘信號138作為輸出時鐘信號208。可替代地，當進入一掃描捕獲模式時，傳送至掃描移位啟用引腳108A的掃描移位啟用信號142為邏輯低電平。此外，傳送至啟用引腳IlOA的功能模式啟用信號206為邏輯高電平。因此，在掃描捕獲操作期間，多路復用器204被設定為在掃描移位啟用信號142為邏輯低電平時，選定輸入時鐘信號138作為輸出時鐘信號208。圖2B示出了一輸入至圖1中的系統100的各種信號的時序圖。特定地說，圖2B 示出了輸入時鐘信號138、功能模式啟用信號206、掃描移位啟用信號142及輸出時鐘信號 208的時序圖。如圖2B所示，在掃描捕獲操作期間，功能模式啟用信號206為邏輯高電平而掃描移位啟用信號142為邏輯低電平。此外，從圖2B中可見，時鐘門控單元106A的輸出時鐘信號208具有一 dl (例如是以毫微秒為單位的時間段)的輸出延遲。輸出延遲(dl)可以是與時鐘門控單元106A有關的內部傳播延遲。如圖2B所示，在一掃描移位操作期間，掃描移位啟用信號142為邏輯高電平而功能模式啟用信號206為邏輯低電平。此外，從圖2B中可見，輸出時鐘信號208具有一 (d2+Atl)的輸出延遲，其中d2為一內部傳播延遲而Atl為第一延遲元件116A對輸入時鐘信號138所作的第一時間段的延遲。應當理解的是圖2A及圖2B中的電路及時序圖可適用於各時鐘門控單元106B-N。圖2C示出了圖1中的時鐘門控單元122A的一示例性電路。在圖2C中，時鐘門控單元122A包括第二延遲元件132A、一與門210及一多路復用器212。多路復用器212連接於第二延遲元件132A及與門210。第二延遲元件132A被設定成接收源自測試器模塊140 的輸入時鐘信號138並把輸入時鐘信號138延遲一第二時間段(At2)。此外，第二延遲元件132A被設定成傳送被延遲了第二時間段(At2)的輸入時鐘信號138至多路復用器212。 與門210被設定成接收一功能模式啟用信號214及輸入時鐘信號138作為輸入，並基於輸入生成一邏輯值「0」或「1」。與門210的輸出會被傳送至多路復用器212作為輸入。當一掃描移位操作被啟用時，傳送至掃描移位啟用引腳124A的掃描移位啟用信號142為邏輯高電平。在掃描移位操作期間，多路復用器212被設定為在掃描移位啟用信號142為邏輯高電平時，選定被延遲所述第二時間段(At2)的輸入時鐘信號138作為輸出時鐘信號216。可替代地，當一掃描捕獲操作被啟用時，傳送至掃描移位啟用引腳124A的掃描移位啟用信號142為邏輯低電平。此外，傳送至啟用引腳126A的功能模式啟用信號214 為邏輯高電平。因此，在掃描捕獲操作期間，多路復用器212被設定為在掃描移位啟用信號 142為邏輯低電平時，選定輸入時鐘信號138作為所述輸出時鐘信號216。圖2D示出了一輸入至圖1中的系統100的各種信號的時序圖。特定地說，圖2D 示出了輸入時鐘信號138、功能模式啟用信號214、掃描移位啟用信號142及輸出時鐘信號 216的時序圖。如圖2D所示，在掃描捕獲操作期間，功能模式啟用信號214為邏輯高電平而掃描移位啟用信號142為邏輯低電平。此外，從圖2D中可見，時鐘門控單元122A的輸出時鐘信號216具有dl的輸出延遲。輸出延遲(dl)可以是與時鐘門控單元122A有關的內部傳播延遲。如圖2D所示，在一掃描移位操作期間，掃描移位啟用信號142為邏輯高電平而功能模式啟用信號214為邏輯低電平。此外，從圖2D中可見，輸出時鐘信號216具有(d2+ Δ t2) 的輸出延遲，其中d2為與時鐘門控單元122A有關的內部傳播延遲而At2為第二延遲元件 132A對輸入時鐘信號138所作的第二時間段延遲。應當理解的是圖2C及圖2D中的電路及時序圖可適用於各時鐘門控單元122B-N。在一實施例中，所述第二時間段延遲(At2)大於所述第一時間段延遲(Atl)。在一另外的實施例中，所述第一時間段延遲(Atl)大於所述第二時間段延遲(At2)。可以知道的是，所述第一時間段延遲及所述第二時間段延遲分別取決於第一延遲元件116A-N及第二延遲元件132A-N的大小。圖3A示出了圖1中的時鐘門控單元106A的另一示例性電路。圖3A中的時鐘門控單元106A的電路與圖2A中的時鐘門控單元106A的電路近似，但圖3A中的電路以一第一可編程延遲元件302A取代第一延遲元件116A。在一實施例中，第一可編程延遲元件302A 被設定為基於一第一可編程延遲輸入(PD)304A(如單位或多位數據)設定一第一時間段 (Atl)，以將輸入時鐘信號138延遲第一時間段(Atl)。在此實施例中，第一可編程延遲元件 302A被設定為把被延遲了第一時間段(Atl)的輸入時鐘信號138作為輸入傳送至多路復用器204。應當理解的是第一時鐘門控單元組102A中的時鐘門控單元106B-N亦可包括第一可編程延遲元件302B-N(圖中未示)，其分別被設定為基於第一可編程延遲輸入304B-N (圖中未示)把輸入時鐘信號138延遲第一時間段(Δ tl)。圖;3B示出了圖1中的時鐘門控單元122A-N的另一示例性電路。圖中的時鐘門控單元122A的電路與圖2B中的時鐘門控單元122A的電路近似，但圖中的電路以一第二可編程延遲元件306A取代第二延遲元件132A。在一實施例中，第二可編程延遲元件306A被設定為基於一第二可編程延遲輸入 (PD) 308A (如單位或多位數據)設定一第二時間段(Δ t2)，以將輸入時鐘信號138延遲第二時間段(At2)。在此實施例中，第二可編程延遲元件306A被設定為把被延遲了第二時間段 (Δ t2)的輸入時鐘信號138作為輸入傳送至多路復用器204。應當理解的是系統100的第二時鐘門控單元組102B中的時鐘門控單元122B-N亦可包括第二可編程延遲元件306B-N(圖中未示)，其分別被設定為基於第二可編程延遲輸入308B-N(圖中未示)把輸入時鐘信號 138延遲第二時間段(At2)。圖4示出了一實施例中用以在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落的示例性裝置。在圖4中，所述裝置包括一連接到圖1中的系統100的反饋電路402。在一實施例中，反饋電路402連接於第一時鐘門控單元組102A的第一可編程延遲元件302A-N 及第二時鐘門控單元組102B的第二可編程延遲元件306A-N。在此實施例中，反饋電路402計算一第一時間段(Atl)及一第二時間段(At2), 並分別將有關於第一時間段(Atl)的第一可編程延遲輸入304A-N及有關於第二時間段 (Δ t2)的第二可編程延遲輸入308A-N傳送至第一可編程延遲元件302A-N及第二可編程延遲元件306A-N。在一示例性的實際應用中，反饋電路402在掃描移位操作期間檢測瞬間電壓跌落，並基於所檢測出的瞬間電壓跌落調節第一時間段(△ )及第二時間段(\2)，直到掃描移位操作期間電網的瞬間電壓跌落被降低至一可接受水平。如圖中所示，反饋電路402包括一電壓傳感器404，可編程寄存器406及一狀態機 408。在反饋電路402中，狀態機408連接於電壓傳感器404及可編程寄存器406。在一示例性操作中，電壓傳感器404在掃描移位操作期間檢測瞬間電壓跌落410。此外，在掃描移位操作期間，可編程寄存器406存儲一與瞬間電壓跌落410相關的閾值412。對應地，狀態機408基於一個或多個檢測出的瞬間電壓跌落410、與所述瞬間電壓跌落410相關的閾值 412、輸出時鐘信號208、輸出時鐘信號216及掃描移位啟用信號142，生成第一可編程延遲輸入304A-N及第二可編程延遲輸入308A-N。狀態機408接著把第一可編程延遲輸入304A-N及第二可編程延遲輸入308A-N分別傳送至第一可編程延遲元件302A-N及第二可編程延遲元件306A-N。對應地，各第一可編程延遲元件302A-N及第二可編程延遲元件306A-N基於第一可編程延遲輸入304A-N及第二可編程延遲輸入308A-N，設定第一時間段(Atl)及第二時間段(At2)。圖5示出了一實施例中用以在一邏輯裝置的掃描移位操作期間減低瞬間電壓跌落的示例性系統500。在圖5中，系統500包括一第一時鐘門控單元組502A、一第一旁路多路復用器組(muxes) 504A、邏輯電路526A-N及一第一觸發器組506A。系統500亦包括一第二時鐘門控單元組502B、一第二旁路多路復用器組504B、邏輯電路M6A-N及一第二觸發器組 506B。第一時鐘門控單元組502A包括時鐘門控單元(CGCs) 508A-N，而第二時鐘門控單元組502B包括時鐘門控單元(CGCs)5^A-N。第一時鐘門控單元組502A的時鐘門控單元 508A-N分別包括第一延遲元件518A-N。第二時鐘門控單元組502B的時鐘門控單元528A-N 分別包括第二延遲元件538A-N。在一實施例中，第一延遲元件518A-N及第二延遲元件 538A-N為可編程延遲元件。在另一實施例中，第一延遲元件518A-N及第二延遲元件538A-N 為固定延遲元件。雖然在圖中只示出系統500包括第一時鐘門控單元組502A及第二時鐘門控單元組502B，應當理解的是所述系統500可包括多於兩組時鐘門控單元組。此外，第一旁路多路復用器組504A包括旁路多路復用器520A-N，而所述第二旁路多路復用器組504B包括旁路多路復用器Μ0Α-Ν。在一實施例中，第一旁路多路復用器組 504A及第二旁路多路復用器組504B可包括大致相同數目的旁路多路復用器。第一觸發器組506A包括觸發器524A-N，而第二觸發器組506B包括觸發器M4A-N。在一實施例中，第一觸發器組506A及第二觸發器組506B可包括大致相同數目的觸發器。如圖所示，第一時鐘門控單元組502A的時鐘輸入(Cl)弓丨腳512A-N及第二時鐘門控單元組502B的時鐘輸入(Cl)引腳532A-N被設定為接收一輸入時鐘信號討8。輸入時鐘信號548可以是一由一連接於系統500的測試器模塊552(如一外部測試器)生成及傳送的時鐘信號。此外，第一時鐘門控單元組502A的掃描移位啟用(SE)引腳514A-N被設定為自測試器模塊552接收一掃描移位啟用(SE)信號550。而且，第二時鐘門控單元組502B 的掃描移位啟用(SE)引腳534A-N也被設定為接收掃描移位啟用信號550。此外，第一時鐘門控單元組502A的啟用(EN)弓丨腳510A-N連接邏輯高電平(Vdd)。 同樣地，第二時鐘門控單元組502B的啟用(EN)引腳530A-N亦連接邏輯高電平(Vdd)。另外，如圖所示，第一時鐘門控單元組502A的時鐘輸出00)引腳516A-N連接於第一旁路多路復用器組504A。第二時鐘門控單元組502B的時鐘輸出(CO)引腳536A-N連接於第二旁路多路復用器組504B。第一旁路多路復用器組504A及第二旁路多路復用器組504B分別連接於邏輯電路526A-N及邏輯電路M6A-N。如圖中所示，第一觸發器組506A連接於第一旁路多路復用器組504A，而第二觸發器組506B連接於第二旁路多路復用器組504B。在邏輯裝置的正常或功能模式中，第一旁路多路復用器組504A的旁路多路復用器520A-N基於選定模式信號522A-N將門控時鐘信號554A-N傳送至第一觸發器組506A。 此外，第二旁路多路復用器組504B的旁路多路復用器MOA-N將門控時鐘信號556A-N傳送至第二觸發器組506B。在一實施例中，門控時鐘信號554A-N為由邏輯電路526A-N內部生成並傳送到第一旁路多路復用器組504A的功能時鐘信號，而門控時鐘信號556A-N為由邏輯電路M6A-N內部生成並傳送到第二旁路多路復用器組504B的功能時鐘信號。在一邏輯裝置的掃描移位操作期間，當掃描移位啟用信號550為邏輯高電平而選定模式信號522A-N為邏輯高電平時，第一旁路多路復用器組504A的旁路多路復用器 520A-N把被延遲了第一時間段的輸入時鐘信號548傳送至第一觸發器組506A，其中第一時間段的延遲由第一時鐘門控單元組502A的延遲元件518A-N生成。此外，第二旁路多路復用器組504B的旁路多路復用器504A-N把被延遲了第二時間段的輸入時鐘信號548傳送至第二觸發器組506B，其中第二時間段的延遲由第二時鐘門控單元組502B的延遲元件538A-N 生成。在系統500中，由於在邏輯裝置的掃描移位操作期間，傳送至第一觸發器組506A 的輸入時鐘信號548被延遲了第一時間段而傳送至第二觸發器組506B的輸入時鐘信號548 被延遲了第二時間段，觸發器524A-N被設定為於一瞬間進行其移位操作，而觸發器524A-N 被設定為於另一瞬間進行其移位操作。因此，這能顯著降低邏輯裝置的電網在其掃描移位操作期間的瞬間電壓跌落，因此令其更快完成掃描移位操作。雖然以上實施例參照個別實施例例子作出描述，顯然地這些實施例能作出各種不同的修改或改變而不背離其精神及範圍。例如，以上所述的各種裝置、模塊、分析儀、生成器等，可以硬體電路(如以互補金屬氧化物半導體(CM0Q為基礎的邏輯電路)、固件、軟體及 /或任何硬體、固件及/或軟體(如通過能以機器讀取的媒介來體現的軟體)的組合。例如， 所述各種電子結構及方法可以電晶體、邏輯門和電路(如專用集成電路(ASIC))來實現。
權利要求
1.一種在一邏輯裝置的一掃描移位操作期間減低瞬間電壓跌落(IVD)的系統，其特徵在於所述系統包括一被設定為接收一輸入時鐘信號的第一時鐘門控單元組，其中所述第一時鐘門控單元組的各時鐘門控單元均包括一第一延遲元件，其被設定為在所述掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段；一連接於所述第一時鐘門控單元組的第一觸發器組；一被設定為接收所述輸入時鐘信號的第二時鐘門控單元組，其中所述第二時鐘門控單元組的各時鐘門控單元均包括一第二延遲元件，其被設定為在所述掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段；及一連接於所述第二時鐘門控單元組的第二觸發器組，其中所述第一觸發器組及第二觸發器組分別被設定為在所述掃描移位操作期間接收被延遲所述第一時間段及所述第二時間段的所述輸入時鐘信號。
2.根據權利要求1所述的系統，其特徵在於所述第一時鐘門控單元組包括一被設定為接收一功能模式啟用信號及所述輸入時鐘信號的與門；及一連接於所述與門及所述第一延遲元件的多路復用器，其被設定為在所述掃描移位操作期間選定被延遲所述第一時間段的所述輸入時鐘信號。
3.根據權利要求1所述的系統，其特徵在於所述第二時鐘門控單元組包括一被設定為接收一功能模式啟用信號及所述輸入時鐘信號的與門；及一連接於所述與門及所述第二延遲元件的多路復用器，其被設定為在所述掃描移位操作期間選定被延遲所述第二時間段的所述輸入時鐘信號。
4.根據權利要求1所述的系統，其特徵在於所述第一觸發器組的觸發器數量與所述第二觸發器組的觸發器數量大致相同。
5.根據權利要求1所述的系統，其特徵在於所述第一延遲元件包括一被設定為基於一第一可編程延遲輸入而設定所述第一時間段的第一可編程延遲元件。
6.根據權利要求5所述的系統，其特徵在於所述第二延遲元件包括一被設定為基於一第二可編程延遲輸入而設定所述第二時間段的第二可編程延遲元件。
7.根據權利要求6所述的系統，其特徵在於所述系統還包括一連接於所述第一延遲元件及所述第二延遲元件的反饋電路，其被設定為基於與所述掃描移位操作相關的瞬間電壓跌落而生成所述第一可編程延遲輸入及所述第二可編程延遲輸入。
8.根據權利要求7所述的系統，其特徵在於所述反饋電路包括一被設定為在所述掃描移位操作期間檢測所述瞬間電壓跌落的電壓傳感器；多個被設定為存儲最少一與所述瞬間電壓跌落相關的閾值的可編程寄存器；及一連接於所述電壓傳感器及所述多個可編程寄存器的狀態機，其被設定為基於所述瞬間電壓跌落及所述最少一與所述瞬間電壓跌落相關的閾值，生成所述第一可編程延遲輸入及所述第二可編程延遲輸入。
9.根據權利要求1所述的系統，其特徵在於所述第一延遲元件及所述第二延遲元件包括一延遲緩衝器。
10.根據權利要求1所述的系統，其特徵在於所述輸入時鐘信號由一測試器模塊生成及傳送。
11.一種在一邏輯裝置的一掃描移位操作期間減低瞬間電壓跌落(IVD)的系統，其特徵在於所述系統包括一被設定為接收一輸入時鐘信號的第一時鐘門控單元組，其中所述第一時鐘門控單元組的各時鐘門控單元均包括一第一延遲元件，其被設定為在所述掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段；一連接於所述第一時鐘門控單元組的第一旁路多路復用器組，其被設定為在所述掃描移位操作期間傳送被延遲所述第一時間段的所述輸入時鐘信號；一連接於所述第一旁路多路復用器組的第一觸發器組；一被設定為接收所述輸入時鐘信號的第二時鐘門控單元組，其中所述第二時鐘門控單元組的各時鐘門控單元均包括一第二延遲元件，其被設定為在所述掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段；一連接於所述第二時鐘門控單元組的第二旁路多路復用器組，其被設定為在所述掃描移位操作期間傳送被延遲所述第二時間段的所述輸入時鐘信號；及一連接於所述第二旁路多路復用器組的第二觸發器組，其中所述第一觸發器組及第二觸發器組分別被設定為在所述掃描移位操作期間接收被延遲所述第一時間段及所述第二時間段的所述輸入時鐘信號。
12.根據權利要求11所述的系統，其特徵在於所述第一旁路多路復用器組及所述第二旁路多路復用器組的各旁路多路復用器均被設定為在所述邏輯裝置的一正常功能模式中傳送一由一各自的邏輯電路內部生成的門控時鐘信號。
13.根據權利要求11所述的系統，其特徵在於各所述第一時鐘門控單元組包括一被設定為接收一功能模式啟用信號及所述輸入時鐘信號的與門；及一連接於所述與門及所述第一延遲元件的多路復用器，其被設定為在所述掃描移位操作期間選定被延遲所述第一時間段的所述輸入時鐘信號。
14.根據權利要求13所述的系統，其特徵在於各所述第一時鐘門控單元組均被設定為在所述邏輯裝置的一掃描捕獲操作期間傳送所述輸入時鐘信號。
15.根據權利要求11所述的系統，其特徵在於各所述第二時鐘門控單元組包括一被設定為接收一功能模式啟用信號及所述輸入時鐘信號的與門；及一連接於所述與門及所述第二延遲元件的多路復用器，其被設定為在所述掃描移位操作期間選定被延遲所述第二時間段的所述輸入時鐘信號。
16.根據權利要求15所述的系統，其特徵在於各所述時鐘門控單元組均被設定為在所述邏輯裝置的一掃描捕獲操作期間傳送所述輸入時鐘信號。
17.根據權利要求11所述的系統，其特徵在於所述第一觸發器組的觸發器數量與所述第二觸發器組的觸發器數量大致相同。
18.根據權利要求11所述的系統，其特徵在於所述第一延遲元件包括一被設定為基於一第一可編程延遲輸入而設定所述第一時間段的第一可編程延遲元件，而所述第二延遲元件包括一被設定為基於一第二可編程延遲輸入而設定所述第二時間段的第二可編程延遲元件。
19.一種在一邏輯裝置的一掃描移位操作期間減低瞬間電壓跌落(IVD)的裝置，其特徵在於所述裝置包括 3一被設定為接收一輸入時鐘信號的第一時鐘門控單元組，其中所述第一時鐘門控單元組的各時鐘門控單元均包括一第一可編程延遲元件，其被設定為在所述掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段；一連接於所述第一時鐘門控單元組的第一觸發器組；一被設定為接收所述輸入時鐘信號的第二時鐘門控單元組，其中所述第二時鐘門控單元組的各時鐘門控單元均包括一第二可編程延遲元件，其被設定為在所述掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段；一連接於所述第二時鐘門控單元組的第二觸發器組，其中所述第一觸發器組及第二觸發器組分別被設定為在所述掃描移位操作期間接收被延遲所述第一時間段及所述第二時間段的所述輸入時鐘信號；及一連接於所述第一可編程延遲元件及第二可編程延遲元件，並被設定成基於瞬間電壓跌落計算所述第一時間段及所述第二時間段的反饋電路。
20.根據權利要求19所述的裝置，其特徵在於所述反饋電路包括 一被設定為在所述掃描移位操作期間檢測所述瞬間電壓跌落的電壓傳感器； 多個被設定為存儲最少一與所述瞬間電壓跌落相關的閾值的可編程寄存器；及一連接於所述電壓傳感器及所述多個可編程寄存器的狀態機，其被設定為基於所述瞬間電壓跌落及所述最少一與所述瞬間電壓跌落相關的閾值而計算所述第一時間段及所述第二時間段。
全文摘要
本發明公開了在一掃描移位操作期間減低瞬間電壓跌落(IVD)的系統及裝置。在一實施例中，系統包括一被設定為接收一輸入時鐘信號的第一時鐘門控單元組，及一連接於所述第一時鐘門控單元組的第一觸發器組。所述第一時鐘門控單元組的各時鐘門控單元均包括一用以在一掃描移位操作期間把所述輸入時鐘信號延遲一第一時間段的第一延遲元件。所述系統亦包括一被設定為接收所述輸入時鐘信號的第二時鐘門控單元組，及一連接於所述第二時鐘門控單元組的第二觸發器組。所述第二時鐘門控單元組的各時鐘門控單元均包括一用以在所述掃描移位操作期間把所述輸入時鐘信號延遲一第二時間段的第二延遲元件。
文檔編號G01R31/3185GK102236072SQ201010287489
公開日2011年11月9日 申請日期2010年9月20日 優先權日2010年4月21日
發明者桑迪普·古馬爾·高爾, 納倫德拉·德夫達-帕拉沙拿, 阿倫·K·根達 申請人:Lsi公司