低壓重置電路的製作方法
2023-05-24 22:46:06 2
專利名稱：低壓重置電路的製作方法
技術領域：
本發明是有關於一種重置信號產生電路，且特別是有關於一種低壓重置電路。
背景技術：
在設計電子電路時，往往會加入重置(reset)機制在電路中，以使所設計的電子電路在需要時得以回復為初始狀態。尤其在對電子電路開啟電源(開機)的初時，電路中各組件(例如緩存器)處於不確定狀態，此時即需要重置此電路，以將電路中各組件設定為初始狀態。
因此，必須設計一個電路用以在開機初時產生重置信號，好讓所有電子電路的狀態設定為初始狀態。圖1A是傳統電源開啟重置電路。請參照圖1A，在尚未開啟電源時，電容112上所儲存的電荷將經由電阻111而放電。因此，當開啟電源的初時，N型電晶體114為截止狀態，所以圖1A的電源開啟重置電路可以經由提升電阻113與緩衝器115產生高電位的重置信號RST。然後，經由電阻110提供一電流而對電容112充電，直到電晶體的柵極電壓超過其臨界電壓，此時電晶體114轉為導通狀態。因此將由電晶體114使重置信號RST禁能。
在公元2001年10月11日，美國專利公開號US 2001/0028263A1「Power on reset circuit」中公開了一種電源開啟重置電路，如圖1B所示。在電源開啟重置電路120中，將經過電晶體121的電流分流至電容123與電晶體122，因此得以延長電容123的充電時間。最後，使得電容123的充電電位可以讓反相器124轉態，以產生電源開啟重置的效果。然而，流經電晶體122的電流必須較準確地控制，電流太小則不足以保持重置信號足夠時間，電流太大則可能使電容根本無法充電到使反相器124轉態的位準，另外，充放電的過程需消耗較多的電流。
圖1C是美國專利號6388479「Oscillator based power-on-resetcircuit」(公元2002年5月14日)中所公開的一種電源開啟重置電路。請參照圖1C，在電源開啟重置電路130中，由振蕩電路131所輸出的時脈信號直接經過電晶體132與電容133低通濾波，以影響儲存於電容133的電位。當電容133的電位到達反相器134的轉態臨界點時，即可產生電源開啟重置的效果。然而，電晶體132的導通電阻與電容133的RC時間常數需大于振蕩電路131所輸出時脈信號的脈波寬度，否則無法達到重置的動作。況且，電源開啟重置電路130所輸出的重置信號RST會有振蕩現象。
圖1D是美國專利號5386152「Power-on reset circuit responsiveto a clock signal」(公元1995年1月31日)中所公開的一種電源開啟重置電路。請參照圖1D，在電源開啟重置電路140中，由於取得充放電信號是利用時鐘放大器的正負源觸發微分器，所以需要有二極體保護電路，不至於有過大的逆向信號反向由接地線進入電路。因此這種電路容易透過基體(substrate)引起不必要的幹擾信號，而且會有低於地電壓的信號產生。況且，電源開啟重置電路130所輸出的重置信號RST亦有振蕩現象。
然而，當電源電壓VDD因為某種原因而降壓(非關閉電源)時，系統往往會因為電壓過低而導致不可預期的狀態發生。當電源電壓VDD回復正常工作電壓後，系統將因其內部信號錯亂而無法正常工作。因此必須在電源電壓VDD從莫名降壓回復到正常工作電壓後，使電源開啟重置電路適時發出重置信號，以使系統重置激活狀態。前述諸現有技術大多無法在電源電壓降壓且回復到正常工作電壓時重新發出重置信號。
發明內容
本發明的目的就是在於提供一種低壓重置電路，用以當電源電壓降低至預定準位以下時提供一條電性路徑，使電源開啟重置電路中的電容裝置進行放/充電以回復其初始狀態，進而於電源電壓回復到正常工作電壓後，便於讓電源開啟重置電路適時重新發出重置信號，以使系統重置激活狀態。
本發明提出一種低壓重置電路，接收電源開啟重置電路所輸出的重置信號以及電源開啟重置電路中電容裝置的儲存電壓，用以當電源電壓降低至預定準位以下時提供電性路徑，使電容裝置進行放/充電以回復其初始狀態。其中，電源開啟重置電路用以於電源開啟初時產生重置信號。此低壓重置電路包括第一電晶體、第二電晶體、受控開關以及箝位電路。第一電晶體的柵極接收重置信號，其第一源/漏極接收儲存電壓。第二電晶體的柵極接收電源電壓，其第一源/漏極耦接第一電晶體的第二源/漏極，第二電晶體的第二源/漏極的電壓為控制電壓。受控開關的第一連接端接收儲存電壓，其第二連接端耦接至固定電壓，用以依照控制電壓以決定是否將其第一連接端與第二連接端相互耦接。箝位電路的第一端耦接第二電晶體的第二源/漏極，箝位電路的第二端耦接固定電壓。
依照本發明的優選實施例所述低壓重置電路，上述的低壓重置電路，還還包括緩衝器。此緩衝器耦接於第二電晶體的第二源/漏極與受控開關之間，用以接收控制電壓並且輸出控制電壓至受控開關。
本發明因經由受控開關提供一條電性路徑，因此當電源電壓降低至預定準位以下時，使電源開啟重置電路中的電容裝置經由該電性路徑進行放/充電以回復其初始狀態，以便於電源電壓回復到正常工作電壓後，讓電源開啟重置電路適時重新發出重置信號，而使系統重置激活狀態。
為讓本發明的上述和其它目的、特徵和優點能更明顯易懂，下文結合附圖對本發明的優選實施例進行詳細說明。
圖1A是傳統電源開啟重置電路；圖1B是美國專利公告號2001/0028263中公開的電源開啟重置電路；
圖1C是美國專利號6388479「Oscillator based power-on-resetcircuit「中所公開的一種電源開啟重置電路；圖1D是美國專利號5386152「Power-on reset circuit responsiveto a clock signal「中所公開的一種電源開啟重置電路；圖2是依照本發明優選實施例所繪示的一種低壓重置電路圖；圖3是依照本發明優選實施例所繪示的一種電源開啟重置電路圖；圖4是依照本發明優選實施例所繪示的另一種電源開啟重置電路圖；圖5是圖4中電源開啟重置電路的仿真信號時序圖；圖6是圖4中電源開啟重置電路於電源突然暫時降壓的情況下的仿真信號時序圖。
主要附圖標記說明110、111、113電阻112、123、133、211、C1～C3電容114、122、132N型電晶體115、221、361、461緩衝器120、130、140、210電源開啟重置電路121P型電晶體124、134、451～453反相器131振蕩電路212、342電容的儲存電壓220、360低壓重置電路222、333、362、433、462箝位電路223、224、331控制信號310、410時脈源320、420受控開關330、430調整電路332整波電路340、440充放電單元
350、450輸出電路CLK時脈信號RST重置信號RSTB反相的重置電壓T1～T9電晶體VDD系統電壓具體實施方式
一般電源開啟重置電路內部均有電容裝置，大部分的電源開啟重置電路的操作是將電容裝置從低電壓的初始狀態充電至高電壓，但也有可能將電源開啟重置電路設計成為把其中電容裝置從高電壓的初始狀態放電至低電壓，而藉由其內部電容裝置的充/放電所需時間而達到延遲重置信號的目的。
然而，當電源電壓VDD因為某種原因而降壓(非關閉電源)時，系統往往會因為電壓過低而導致不可預期的狀態發生。當電源電壓VDD回復正常工作電壓後，系統將因其內部信號錯亂而無法正常工作。因此必須在電源電壓VDD從莫名降壓回復到正常工作電壓後，使電源開啟重置電路適時發出重置信號，以使系統重置激活狀態。
圖2是依照本發明優選實施例所繪示的一種低壓重置電路圖。請參照圖2，圖中電源開啟重置電路210可以是在其內部具有電容裝置211的各種電源開啟重置電路。電源開啟重置電路210用以在開啟電源的初時輸出重置信號RST。
低壓重置電路220接收電源開啟重置電路210所輸出的重置信號RST以及電源開啟重置電路210中電容裝置211的儲存電壓212。在本實施例中，低壓重置電路220包括P型電晶體T1與T2、緩衝器221、受控開關T3以及箝位電路222。電晶體T1的柵極接收重置信號RST，其源極接收儲存電壓212。電晶體T2的柵極接收電源電壓VDD，電晶體T2的源極耦接電晶體T1的漏極，而電晶體T2的漏極電壓即為控制電壓223。
緩衝器221接收控制電壓223並且輸出控制電壓224至受控開關T3。受控開關T3的第一連接端接收儲存電壓212，其第二連接端接地，用以依照控制電壓224以決定是否將其第一連接端與第二連接端相互耦接。箝位電路222的第一端耦接電晶體T2的漏極，箝位電路222的第二端接地。在此假設當電源開啟的初時，重置信號RST為high，因此電晶體T1處於截止狀態。
隨著對電容裝置211充電的過程，當儲存電壓212達到臨界準位後，重置信號RST轉態為low而使得電晶體T1於正常工作期間(電源電壓VDD於正常工作電壓範圍內)保持導通狀態。此時電晶體T2受電源電壓VDD控制而呈截止狀態，導致緩衝器221的輸入信號223與輸出信號224的準位皆為low，所以受控開關T3呈斷路狀態。當電源電壓VDD降低至預定準位以下時，電晶體T2因而呈導通狀態(此時電晶體T1亦呈導通狀態)，導致緩衝器221的輸入信號223與輸出信號224的準位轉態為high，因此受控開關T3呈導通狀態。
藉由將受控開關T3導通以提供一條電性路徑，使電容裝置211進行放電以回復其初始狀態。因此在電源電壓VDD從莫名降壓回復到正常工作電壓後，電源開啟重置電路210得以適時再發出重置信號RST，以使系統重置激活狀態。在本實施例中，受控開關T3可以是N型電晶體。
然而，若電源開啟重置電路210被設計成為把電容裝置211從高電壓的初始狀態放電至低電壓而達到延遲重置信號的目的，則本領域普通技術人員可將受控開關T3改以P型電晶體實施的，而使受控開關T3的第二連接端耦接電源電壓VDD。因此，藉由將受控開關T3導通以提供一條電性路徑，使電容裝置211進行充電以回復其初始狀態。上述的改變也屬本發明的範疇。
為能更清楚說明本發明，以下將以更詳細的電路說明本發明的實施例。圖3是依照本發明優選實施例所繪示的一種電源開啟重置電路圖。請參照圖3，時脈源310用以產生時脈信號CLK。受控開關320具有第一連接端、第二連接端以及控制端，用以依照其控制端所接收的重置信號RST決定是否將其第一連接端所接收的時脈信號CLK導接至其第二連接端以輸出至調整電路330。在此假設受控開關320的初始狀態(即電源開啟初時的狀態)為導通狀態。
調整電路330接收並調整時脈信號CLK以輸出控制信號331。在本實施例中，信號調整包含對時脈信號CLK的振幅及時間做限制。其中振幅限制的大小與控制充放電的導通電壓有關，譬如藉由調整電路330中的箝位電路333將控制信號331的最低準位限制於預定準位以上。而時間的限制則將經過振幅限制的時脈信號CLK再一次把波形整理成以較短時間打開充放電路徑的控制信號331，譬如藉由調整電路330中的整波電路332將所接收的時脈信號CLK的波形加以整波(shaping)以調整成較小工作周期比的控制信號331。
本實施例中，箝位電路333包括N型電晶體T6以及T7。電晶體T6的柵極與漏極耦接至整波電路332。電晶體T7的漏極耦接至電晶體T6的源極，電晶體T7的源極耦接至接地電壓，電晶體T7的柵極接收時脈信號CLK。
整波電路332包括P型電晶體T4、N型電晶體T5以及電容C1。電晶體T4的柵極接收時脈信號CLK，電晶體T4的源極耦接電源電壓VDD，電晶體T4的漏極輸出控制信號331。電晶體T5的柵極接收時脈信號CLK，電晶體T5的漏極耦接電晶體T4的漏極，電晶體T5的源極耦接箝位電路333。
在此，電容C1例如以P型電晶體施作的，以便在集成電路中實施的。換句話說，即把電晶體的源極與集極相耦接當作電容的一端，而將其柵極視為電容的另一端。電容C1的一端耦接電源電壓VDD，另一端則耦接電晶體T4的漏極。
充放電單元340具有電容裝置(例如電容C3)。充放電單元340接收並依據控制信號331以決定是否對電容裝置進行充/放電，並且輸出電容裝置的儲存電壓342。在本實施例中，充放電單元340包括P型電晶體T8與電容C3。綜上所述，由調整電路330所輸出的控制信號331為具有較小工作周期比的脈衝信號，電晶體T8的柵極接收並依據控制信號331以間歇性導通電容C3的充電路徑。以間歇性方式對電容C3充電可以獲得較大的RC時間常數。因此，可以較少的電阻、電容面積達到足夠大的RC時間常數。
在本實施例中，充放電單元340的電容C3可以N型電晶體施作的。換句話說，即把N型電晶體的柵極當作電容的第一端，而將其源極與集極相耦接以視為電容的第二端。
在本實施例中，充放電單元340還包括P型電晶體T9，電晶體T9的柵極耦接電源電壓VDD，因此於電源開啟期間電晶體T9處於截止狀態。當關閉電源後，由於電容C3於電源開啟期間儲有電荷，因此電晶體T9因其源-柵極電壓大於其臨界電壓而導通，電容C3則經由電晶體T9的路徑放電而回復為初始狀態。
輸出電路350(在此例如為反相器)接收電容C3的儲存電壓342。在電源開啟的初時，由於儲存電壓342未達輸出電路350的臨界電壓，因此輸出重置信號RST的電壓為high。在電容C3充電其間，其當儲存電壓342達到輸出電路350的臨界電壓時，則輸出重置信號RST的電壓轉態為low。因此可以在電源開啟初時產生足夠長時間的重置信號RST。
低壓重置電路360包括P型電晶體T1～T2、受控開關T3、緩衝器361以及箝位電路362。本實施例中低壓重置電路360與圖2的低壓重置電路220相似，故其操作不在此贅述。其中，緩衝器361例如以二個反相器串聯實施的，並且箝位電路362譬如以三個二極體串聯實施的。
圖4是依照本發明優選實施例所繪示的另一種電源開啟重置電路圖。圖4的電源開啟重置電路與圖3相似，故部分電路的操作將不在以下贅述。請參照圖4，其中調整電路430的箝位電路433更於電晶體T7的柵極處耦接電容C2(在此以N型電晶體實施的)。亦即將電容C2的一端耦接至電晶體T7的柵極，而電容C2的另一端接地。
輸出電路450例如包括反相器451～453。由反相器451～452相串聯所組成的緩衝器接收電容C3的儲存電壓(即P2點的電壓)以輸出反相的重置電壓RSTB。反相器453更進一步接收反相的重置電壓RSTB而輸出重置電壓RST(即P1點的電壓)。
在本實施例中，受控開關420例如為傳輸閘。在傳輸閘的二個柵極端(控制端)各自接收重置電壓RST以及反相的重置電壓RSTB，以便電源開啟的初時使時脈信號CLK得以傳送至調整電路430，直到重置電壓RST(RSTB)轉態後才切斷時脈信號CLK的傳送路徑。
低壓重置電路460與圖3的低壓重置電路360相似。其中緩衝器461中的反相器是以P型電晶體與N型電晶體所組成的非門實施的。箝位電路462中的二極體則以N型電晶體實施的，亦即將N型電晶體的漏極與柵極相耦接當作二極體的陽極，而將N型電晶體的源極視為二極體的陰極。
圖5是圖4中電源開啟重置電路的仿真信號時序圖。由上而下，圖中第一條繪線表示電源電壓VDD的時序關係，第二條繪線表示圖4中P3點的信號(控制信號)時序變化，第三條繪線表示圖4中P2點的信號(電容C3的儲存電壓)時序變化，第四條繪線表示圖4中P4點的信號(箝位電壓)時序變化，最底下的繪線則表示圖4中重置信號RST的時序變化。
圖6是圖4中電源開啟重置電路於電源突然暫時降壓的情況下的仿真信號時序圖。由上而下，圖中第一條繪線則表示圖4中P1點(重置信號RST)的時序變化，第二條繪線表示電源電壓VDD自正常工作準位短暫降壓後回復原先準位的時序關係，第三條繪線表示圖4中P2點的信號(電容C3的儲存電壓)時序變化，第四～六條繪線則分別表示圖4中Y1點、Y0點與Y2點的信號時序變化。
雖然本發明已以優選實施例方式公開如上，然其並非用以限定本發明，任何本領域普通技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當以權利要求限定的為準。
權利要求
1.一種低壓重置電路，接收一電源開啟重置電路所輸出的一重置信號以及該電源開啟重置電路中一電容裝置的一儲存電壓，用以當一電源電壓降低至一預定準位以下時提供一電性路徑，使該電容裝置經由該電性路徑進行放/充電以回復其初始狀態，其中該電源開啟重置電路用以於電源開啟初時產生該重置信號，該低壓重置電路包括一第一電晶體，該第一電晶體的柵極接收該重置信號，該第一電晶體的第一源/漏極接收該儲存電壓；一第二電晶體，該第二電晶體的柵極接收該電源電壓，該第二電晶體的第一源/漏極耦接該第一電晶體的第二源/漏極，該第二電晶體的第二源/漏極的電壓系一控制電壓；一受控開關，該受控開關的第一連接端接收該儲存電壓，該受控開關的第二連接端耦接至一固定電壓，用以依照該控制電壓以決定是否將其第一連接端與第二連接端相互耦接；以及一箝位電路，該箝位電路的第一端耦接該第二電晶體的第二源/漏極，該箝位電路的第二端耦接該固定電壓。
2.如權利要求1所述的低壓重置電路，其中該第一電晶體與第二電晶體為P型電晶體。
3.如權利要求1所述的低壓重置電路，其中該受控開關為電晶體。
4.如權利要求3所述的低壓重置電路，其中該受控開關為N型電晶體。
5.如權利要求1所述的低壓重置電路，其中該箝位電路由至少一二極體所組成。
6.如權利要求1所述的低壓重置電路，還包括一緩衝器，耦接於該第二電晶體的第二源/漏極與該受控開關之間，用以接收該控制電壓並且輸出該控制電壓至該受控開關。
7.如權利要求1所述的低壓重置電路，其中該固定電壓為接地電壓。
全文摘要
一種低壓重置電路，接收電源開啟重置電路所輸出的重置信號以及電源開啟重置電路中電容裝置的儲存電壓，用以當電源電壓降低至預定準位以下時提供電性路徑。其中，電源開啟重置電路用以於電源開啟初時產生重置信號。電容裝置可經由此電性路徑進行放/充電以回復其初始狀態。
文檔編號H03K17/22GK1787372SQ20041009692
公開日2006年6月14日 申請日期2004年12月6日 優先權日2004年12月6日
發明者許博欽 申請人:凌陽科技股份有限公司