一種輕摻雜區形成方法及半導體器件製造方法與流程

2023-05-14 23:15:36 2

本發明涉及半導體製造技術領域，特別是涉及一種輕摻雜區形成方法及半導體器件製造方法。

背景技術：

柔性顯示器件具有輕、薄、可撓曲、耐衝擊、超高防水性能等優點，在可穿戴設備及一些特殊功能顯示領域有非常廣泛的應用。

目前，製備柔性器件的技術中，主要是將柔性基板裝配在剛性的玻璃基板等載板上，然後在柔性基板上製備顯示器元件，最後再將柔性基板與載板分離，進而得到柔性器件。在柔性器件製備過程中，溫度一般都要求在450℃以下，目前主流的柔性顯示器件製備均採用低溫多晶矽(LTPS)技術。由於硼(B)離子的易活化性(在450℃左右就可以活化)，摻雜有硼離子的PMOS結構常採用LTPS技術製備成為像素驅動開關，並得到廣泛應用；而由於NMOS結構的漏電流難抑制且活化溫度較高，使得更具優勢的CMOS結構難以製備在柔性基板上。雖然LDD結構可以有效抑制NMOS結構的漏電流，但NMOS結構活化溫度高的問題仍然難以解決。

技術實現要素：

本發明主要解決的技術問題是提供一種輕摻雜區形成方法及半導體器件製造方法，能夠解決現有技術中NMOS結構漏電流難抑制及活化溫度較高的問題。

為解決上述技術問題，本發明採用的一個技術方案是：提供一種輕摻雜區形成方法，包括：在基板的一表面依次層疊絕緣層、介質層和半導體層，其中所述半導體層中形成有溝道；在所述半導體層的溝道兩側形成離子注入區；向所述離子注入區注入雜質離子；使用雷射照射所述半導體層，以使所述雜質離子擴散，在溝道兩側形成輕摻雜區。

其中，所述在基板的一表面依次層疊絕緣層、介質層和半導體層具體包括：在所述基板的一表面形成保護層；在所述保護層相對所述基板一表面依次層疊絕緣層、介質層和半導體層；其中，保護層、絕緣層、介質層和半導體層均採用等離子體增強化學氣相沉積法形成。

其中，所述保護層包括依次層疊的第一保護層和第二保護層；所述第一保護層是氮化矽，厚度為500～6000埃；所述第二保護層是氧化矽，厚度為500～6000埃。

其中，所述在基板的一表面依次層疊絕緣層、介質層和半導體層之後，包括：對所述半導體層進行去氫處理；其中，所述絕緣層是氮化矽，厚度為500～1000埃；所述介質層是氧化矽，厚度為1000～4000埃；所述半導體層是非晶矽，厚度為400～550埃。

其中，所述在所述半導體層的溝道兩側形成離子注入區具體包括：在所述半導體層表面塗感光材料；採用光刻工藝在所述半導體層的溝道兩側刻蝕出離子注入區；其中，所述離子注入區的寬度為0.2～0.8微米。

其中，所述向所述離子注入區注入雜質離子之後，包括：對所述半導體層去除感光材料。

其中，所述雜質離子是磷離子，注入劑量為1E14～6E14/cm2。

其中，所述使用雷射照射所述半導體層具體包括：使用準分子鐳射雷射照射所述半導體層，以使所述半導體層溫度升高，所述雜質離子隨所述半導體層熔化擴散；其中，所述半導體層溫度低於450攝氏度。

其中，所述基板是柔性基板。

為解決上述技術問題，本發明採用的另一個技術方案是：提供一種半導體器件的製造方法，包括：使用上述方案中任一項所述的方法形成輕摻雜區；將相鄰兩個所述輕摻雜區隔離以形成矽島。

本發明的有益效果是：區別於現有技術的情況，本發明在基板的一表面依次層疊絕緣層、介質層和半導體層，其中所述半導體層中形成有溝道，再在所述半導體層的溝道兩側形成離子注入區，向所述離子注入區注入雜質離子，最後使用雷射照射所述半導體層，以使所述雜質離子擴散，在溝道兩側形成輕摻雜區。通過上述方式，本發明預先在溝道兩側形成離子注入區，使用雷射照射半導體層，使得雜質離子隨著半導體層的熔化擴散，從而在半導體材料結晶的過程中雜質離子能更有效地摻雜到晶格中，實現低溫活化的效果，最終在溝道兩側形成輕摻雜區，等效於串聯一個大電阻，從而使得水平方向電場減少並降低了電場加速引起的碰撞電離產生熱載流子的機率，有效抑制漏電流，而且不需要額外增加光罩，減少了製造步驟和成本。

附圖說明

圖1是本發明輕摻雜區形成方法一實施方式的流程圖；

圖2是圖1中步驟S102執行後形成的膜層結構的剖面示意圖；

圖3是圖1中步驟S104執行後形成的膜層結構的剖面示意圖；

圖4是本發明半導體器件製造方法一實施方式的流程圖；

圖5是圖4中步驟S401執行後形成的半導體器件結構的剖面示意圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明的一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

請參閱圖1，圖1是本發明輕摻雜區形成方法一實施方式的流程圖圖。如圖1所示，本發明輕摻雜區形成方法包括：

步驟S101：在基板的一表面依次層疊絕緣層、介質層和半導體層；

其中，半導體層中形成有溝道，基板是柔性基板；

請參閱圖2，柔性基板20表面印有一層絕緣薄膜21(如聚醯亞胺(PI)或聚萘二甲酸乙二醇酯(PEN))，作為柔性基板20的耐熱絕緣材料。半導體層25中可通過執行離子注入工藝形成N阱或P阱，以形成導電溝道26，注入的離子根據形成的溝道類型選擇，此處不做具體限定。在本實施方式中，基板是柔性基板(即柔性印刷電路板)，而在其他實施方式中，基板也可以是玻璃基板等其他類型的基板。

具體地，絕緣層是氮化矽，厚度為500～1000埃；介質層是氧化矽，厚度為1000～4000埃；半導體層是非晶矽，厚度為400～550埃。

如圖2所示，絕緣層23採用氮化矽材料，具有高的擊穿電壓特性和自氫化修補功能，但其與多晶矽界面存在較多的缺陷和陷阱，易產生載流子捕獲缺陷和閾值電壓漂移，因此需要通過介質層24與半導體層25隔開，防止後續步驟執行後半導體層25從非晶矽轉變為多晶矽後與絕緣層23存在較多缺陷，介質層24採用氧化矽材料，具有張力，而氮化矽具有拉力，因此可以減緩氮化矽的應力，使半導體層25表面的應力平衡。

其中，步驟S101具體包括：

步驟S1011：在基板的一表面形成保護層；

其中，保護層包括依次層疊的第一保護層和第二保護層；第一保護層是氮化矽，厚度為500～6000埃；第二保護層是氧化矽，厚度為500～6000埃。

具體地，如圖2所示，保護層22層疊於柔性基板20的絕緣薄膜21表面，可以防止水汽或者基板(尤其是玻璃基板)中的金屬離子(如鋁、鋇、鈉等)在熱工藝中擴散到半導體層25中，而且有利於降低熱傳導，減緩被雷射加熱的矽冷卻速率，利於矽的結晶。

步驟S1012：在保護層相對基板一表面依次層疊絕緣層、介質層和半導體層；

具體地，保護層、絕緣層、介質層和半導體層均採用等離子體增強化學氣相沉積法形成。等離子體增強化學氣相沉積法是藉助微波或射頻等使含有薄膜組成原子的氣體電離，在局部形成等離子體，而等離子體化學活性很強，很容易發生反應，從而在基片上沉積出所期望的薄膜。該方法基本溫度低，沉積速率快，成膜質量好，而且針孔較少，不易龜裂。當然，在其他實施方式中也可以採用低壓化學氣相沉積等其他方法或者各種方法的結合形成保護層、絕緣層、介質層和半導體層。

其中，步驟S101之後，包括：

步驟S1013：對半導體層進行去氫處理；

具體地，通過低能量雷射、高溫烘烤、快速熱退火或者高溫腔體其中一種方法對半導體層進行去氫處理，防止後續步驟中採用高能量雷射照射半導體層時產生的氣體撐破半導體層。

步驟S102：在半導體層的溝道兩側形成離子注入區；

其中，步驟S102具體包括：

步驟S1021：在半導體層表面塗感光材料；

其中，感光材料是光致抗蝕劑(又稱光刻膠或光阻)。

步驟S1022：採用光刻工藝在半導體層的溝道兩側刻蝕出離子注入區；

具體地，如圖2所示，在半導體層25表面塗覆一層光致抗蝕劑(圖未示)後，使得光線照射於光致抗蝕劑上以將該光致抗蝕劑曝光，並且通過光線照射區域可以控制曝光量，從而使得離子注入區27的寬度為0.2～0.8微米，然後利用合適的顯影液除去溝道兩側的部分光致抗蝕劑，再通過蝕刻工藝將部分半導體層25去除，最終形成離子注入區27，此處的蝕刻工藝可選用溼式蝕刻、乾式蝕刻或兩者配合使用。在一個應用例中，照射於光致抗蝕劑上的光線是308納米的鐳射雷射，採用的光致抗蝕劑是正向光阻。當然，在其他應用例中，照射於光致抗蝕劑上的光線可以是其他紫外光波段的光線或者小於400納米的光線，採用的光致抗蝕劑也可以是負向光阻。

步驟S103：向離子注入區注入雜質離子；

具體地，採用離子注入機向離子注入區注入雜質離子，離子注入機首先通過離子源產生不同種類的雜質離子，然後經過引出電極和離子分析器將所需的雜質離子從混合各種雜質離子的離子束中分離出來，再經過加速管的電場進行加速，最後通過工藝腔的掃描系統將所需的雜質離子束注入到離子注入區中。離子注入機產生的離子束呈細線狀或點狀，難以得到大的電流束，因此不會對半導體層的矽結構產生損傷。

其中，離子注入區注入的雜質離子的類型和劑量根據將要形成的半導體器件的電性決定。例如，若形成的器件為NMOS器件，則注入的雜質離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質離子為硼。

如圖2所示，本實施方式中，向離子注入區27注入的雜質離子是磷離子(P+)，注入劑量為1E14～6E14/cm2。

其中，步驟S103之後，包括：

步驟S1031：對半導體層去除感光材料。

具體地，採用合適的顯影液將半導體層表面剩餘的感光材料剝離。

步驟S104：使用雷射照射半導體層，以使雜質離子擴散，在溝道兩側形成輕摻雜區。

其中，步驟S104具體包括：

步驟S1041：使用準分子鐳射雷射照射半導體層，以使半導體層溫度升高，雜質離子隨半導體層熔化擴散；

其中，半導體層溫度低於450攝氏度。

具體地，如圖3所示，通過準分子鐳射雷射照射半導體層25，使半導體層25瞬間熔化，注入的雜質離子會隨熔化的半導體層25進行擴散，使得高濃度摻雜區29(即N+區)和溝道26之間產生離子濃度差，從而在溝道26左右兩側分別形成0.2～0.8um長度的輕摻雜區28(即N-區)。準分子鐳射雷射照射的過程中，可以通過調整雷射能量及掃描間距來調節輕摻雜區28的離子擴散量，從而控制漏電流大小。此外，準分子鐳射雷射可以使半導體層25從非晶矽向多晶矽轉變，由於準分子鐳射雷射對應紫外光波段，非晶矽對紫外光有大的吸收係數，在多晶矽結晶的過程中，雜質離子能更有效地摻雜進晶格中，而且通過控制雷射能量可以使得半導體層25的溫度低於450攝氏度，從而實現低溫活化的效果，同時紫外光的注入深度較小，不會損傷到柔性基板20。

在一個應用例中，照射於半導體層25的準分子鐳射雷射是308納米的鐳射雷射。當然，在其他應用例中，照射於半導體層25的準分子鐳射雷射可以是其他紫外光波段的鐳射雷射或者小於400納米的鐳射雷射，此處不做具體限定。

上述實施方式中，通過預先在半導體層的溝道兩側形成離子注入區，注入雜質離子後，使用雷射照射半導體層，使得雜質離子隨著半導體層的熔化擴散，從而在半導體材料結晶的過程中雜質離子能更有效地摻雜到晶格中，而且通過控制雷射能量可以使得半導體層溫度低於450攝氏度，實現低溫活化的效果，最終在溝道兩側形成輕摻雜區，等效於串聯一個大電阻，從而使得水平方向電場減少並降低了電場加速引起的碰撞電離產生熱載流子的機率，有效抑制漏電流，而且不需要額外增加光罩，減少了製造步驟和成本。

請參閱圖4，圖4是本發明半導體器件製造方法一實施方式的流程圖。如圖4所示，本發明半導體器件製造方法一實施方式是在本發明輕摻雜區形成方法一實施方式的基礎上，進一步包括：

步驟S401：將相鄰兩個輕摻雜區隔離以形成矽島。

具體地，如圖5所示，通過光刻工藝可以將相鄰兩個溝道間的相鄰兩個輕摻雜區501和502隔離，從而形成矽島503。其中，光刻工藝可以採用光罩製程實現圖案化半導體層25，也可以不採用光罩，此處不做具體限定。此外，光刻工藝中採用的蝕刻技術可選用溼式蝕刻、乾式蝕刻或兩者配合使用。在一個應用例中，光刻工藝採用的光線是308納米的鐳射雷射，採用的光致抗蝕劑是正向光阻。當然，在其他應用例中，採用的光線可以是其他紫外光波段的光線或者小於400納米的光線，採用的光致抗蝕劑也可以是負向光阻。

上述實施方式中，通過低溫製程形成輕摻雜區，有效抑制NMOS結構的漏電流，並能夠低溫活化NMOS結構，再通過光刻工藝將相鄰兩個輕摻雜區隔離，從而形成矽島，實現低溫製造CMOS結構的半導體顯示器件，進而實現在柔性基板上製造更具優勢的CMOS結構的半導體顯示器件，提高柔性顯示產品性能。

以上所述僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。