一種可以直接和語音編解碼器進行語音交換的pcm時隙交換方法
2023-05-15 01:12:51
專利名稱：一種可以直接和語音編解碼器進行語音交換的pcm時隙交換方法
一種可以直接和語音編解碼器進行語音交換的PCM時隙交
換方法
技術領域：
本發明屬於網關、路由器等網絡交換產品，具體是指一種可以直接和語音編解碼 器進行語音交換的PCM時隙交換方法。
背景技術：
在無線家庭網關項目中，需要處理語音業務。一些無線模塊的語音接口是PCM碼 流格式。而很多音頻編解碼器不支持與PCM語音數據直接接口，這些編解碼器在與帶PCM 語音的各類設備連接時則出現兼容問題。因此需要解決PCM語音數據與語音編解碼器進行 語音交換的問題。現有的技術中，通常的做法是將PCM語音數據接到CPU，由CPU完成時隙的上下行 處理，同時由CPU的IIS總線與語音編解碼器完成語音數據的通信。這個技術的缺點如下1)因為語音數據是需要實時處理的，這個辦法必然佔用大量的CPU時間。2)語音的數據量較大，緩衝這些數據需要佔用存儲器資源，在嵌入式系統中，存儲 器資源也是比較寶貴的。3)需要解決IIS總線的驅動問題，在有些CPU，比如ATHER0S的CPU7130，由於不提 供IIS總線驅動。要完成這個驅動則需要花費軟體人員較多時間摸索。本設計可以完全解決上述問題，不需要CPU和存儲器的參與即可解決語音的實時 傳輸問題。也不需要編寫IIS驅動程序。
發明內容本發明所要解決的技術問題在於提供一種可以直接和語音編解碼器進行語音交 換的PCM時隙交換方法，不需要CPU和存儲器的參與即可解決語音的實時傳輸問題，也不需 要編寫IIS驅動程序。本發明採用以下技術方案解決上述技術問題一種可以直接和語音編解碼器進行語音交換的PCM時隙交換方法，包括如下步 驟以具有PCM接口的設備作為主設備，CPLD/FPGA作為PCM的從設備，同時，CPLD/FPGA作 為IIS主設備接口，語音解碼器作為IIS從設備接口 ；VHDL代碼設計了一個時隙開關，通過 時隙開關控制從PCM上行和下行的具體時隙，PCM時隙交換控制器模塊完成PCM的具體時隙 的數據的接收、保持、並組成新的IIS總線時序發送給語音解碼器；同時從語音解碼器傳來 的語音數據經過變頻處理後發送給上行的具體時隙，從而完成實時交換；所述PCM時隙交 換控制器模塊與語音解碼器的接口模式是在時鐘的下降沿發送數據，在上升沿採用數據。所述PCM時隙交換控制器模塊與語音解碼器的接口模式採用IIS模式，在第一個 有效時鐘不發送數據，在第二個時鐘的下降沿才發送數據。所述PCM時隙交換控制器模塊與語音解碼器的接口模式採用DPS/PCM模式，是在 第一下降沿發送數據。
本發明的優點在於利用硬體描述語言VHDL描述一個PCM到IIS總線的時隙交換 電路，用CPLD或FPGA完成PCM碼流的某個時隙數據轉換為IIS總線數據，同時完成IIS總 線數據上行加入到PCM碼流的某個時隙中。不需要CPU和存儲器的參與即可解決語音的實 時傳輸問題，也不需要編寫IIS驅動程序。並且開發時間短，費用低廉。
下面參照附圖結合實施例對本發明作進一步的描述。圖1是本發明PCM時隙交換控制器的原理框圖。圖2是本發明PCM時隙交換控制器與PCM設備接口的時序圖。圖3是本發明PCM時隙交換控制器模塊與語音解碼器的接口模式採用IIS模式示 意圖。圖4是本發明PCM時隙交換控制器模塊與語音解碼器的接口模式採用DPS/PCM模 式示意圖。
具體實施方式一種可以直接和語音編解碼器進行語音交換的PCM時隙交換方法，包括PCM碼流 的時隙上行和下行處理，以及IIS語音總線的數據收發處理。請參閱圖1所示，以具有PCM 接口的設備作為主設備，CPLD/FPGA作為PCM的從設備，同時，CPLD/FPGA作為IIS主設備接 口，語音解碼器作為IIS從設備接口。以實現系統完全同步。VHDL代碼設計了一個時隙開 關(SL0T_SEL)，通過時隙開關控制從PCM上行和下行的具體時隙，比如圖1中採用的是時隙 三(SL0T3)，PCM時隙交換控制器模塊完成PCM的SL0T3時隙的數據的接收、保持、並組成新 的IIS總線時序發送給音頻編解碼設備。同時從音頻編解碼設備來的語音數據經過變頻處 理後發送給上行時隙的SL0T3。從而完成實時交換，無需CPU幹預。以圖2的PCM設備時序為例進行說明。FSC為同步信號，DCL為PCM時鐘，DD/DU(tx) 為下行數據總線，DU/DD(rx)為上行總線。我們的設計中採用單時鐘模式。PCM設備在時 鐘的上升沿發送數據到DD/DU(tx)總線。PCM設備在時鐘的下降沿保存上行數據總線DU/ DD(rx)的數據。 因此PCM時隙交換器與PCM音頻數據碼流接口時，是在DCL時鐘的下降沿保存DD/ DU(tx)總線的數據，在DCL時鐘的上升沿發送數據到DU/DD(rx)。PCM 接 口分為 12 個時隙(SL0T0 SLOT 11)，時鐘 DCL 為 1. 536MHz。PCM時隙交換器與語音解碼器的接口如圖3和圖4所示，分為兩種模式兩種模式都 是在時鐘BCLK的下降沿發送數據，在上升沿採用數據。兩種模式的差別在於同步信號的不 同，以及第一個時鐘是否發送數據。IIS模式在第一個有效時鐘不發送數據，在第二個時鐘 的下降沿才發送數據。DPS/PCM模式中是第一下降沿發送數據。BCLK時鐘為128KHz。IIS模式總線的左右通道均為8位寬。採樣時鐘為8KHz。本發明利用硬體描述語言VHDL描述一個PCM到IIS總線的時隙交換電路，用CPLD 或FPGA完成PCM碼流的某個時隙數據轉換為IIS總線數據，同時完成IIS總線數據上行加 入到PCM碼流的某個時隙中。不需要CPU和存儲器的參與即可解決語音的實時傳輸問題， 也不需要編寫IIS驅動程序。並且開發時間短，費用低廉。
權利要求
一種可以直接和語音編解碼器進行語音交換的PCM時隙交換方法，其特徵在於包括如下步驟以具有PCM接口的設備作為主設備，CPLD/FPGA作為PCM的從設備，同時，CPLD/FPGA作為IIS主設備接口，語音解碼器作為IIS從設備接口；VHDL代碼設計了一個時隙開關，通過時隙開關控制從PCM上行和下行的具體時隙，PCM時隙交換控制器模塊完成PCM的具體時隙的數據的接收、保持、並組成新的IIS總線時序發送給語音解碼器；同時從語音解碼器傳來的語音數據經過變頻處理後發送給上行的具體時隙，從而完成實時交換；所述PCM時隙交換控制器模塊與語音解碼器的接口模式是在時鐘的下降沿發送數據，在上升沿採用數據。
2.如權利要求1所述的一種可以直接和語音編解碼器進行語音交換的PCM時隙交換方 法，其特徵在於所述PCM時隙交換控制器模塊與語音解碼器的接口模式採用IIS模式，在 第一個有效時鐘不發送數據，在第二個時鐘的下降沿才發送數據。
3.如權利要求1所述的一種可以直接和語音編解碼器進行語音交換的PCM時隙交換 方法，其特徵在於所述PCM時隙交換控制器模塊與語音解碼器的接口模式採用DPS/PCM模 式，是在第一下降沿發送數據。
全文摘要
一種可以直接和語音編解碼器進行語音交換的PCM時隙交換方法，包括以具有PCM接口的設備作為主設備，CPLD/FPGA作為PCM的從設備，同時，CPLD/FPGA作為IIS主設備接口，語音解碼器作為IIS從設備接口；VHDL代碼設計了一個時隙開關，通過時隙開關控制從PCM上行和下行的具體時隙，PCM時隙交換控制器模塊完成PCM的具體時隙的數據的接收、保持、並組成新的IIS總線時序發送給語音解碼器；同時從語音解碼器傳來的語音數據經過變頻處理後發送給上行的具體時隙，從而完成實時交換。本發明不需要CPU和存儲器的參與即可解決語音的實時傳輸問題，也不需要編寫IIS驅動程序。
文檔編號H04Q11/04GK101827290SQ20101012538
公開日2010年9月8日 申請日期2010年3月15日 優先權日2010年3月15日
發明者劉文慶, 許建, 陳文耀 申請人:福建鑫諾通訊技術有限公司