用於多頻率電路的掃描測試電路的製作方法

2023-05-05 00:08:46

專利名稱：用於多頻率電路的掃描測試電路的製作方法
技術領域：
本發明一般涉及電子電路，尤其涉及電子電路的掃描通路的測試。
先進的電路設計技術使電子設計的集成電路和印刷電路板級的電路日益複雜。越來越密的設計和日益縮小的互連間距帶來了實際接觸的空間大大減小的不幸結果。人們要求對這種日益複雜的電路可以進行測試，以使產品在測試和調試階段就可以加以控制和可以察覺。任何製造上的缺陷最好在產品發出或運出之前的最後測試期間能夠檢測出來。對於複雜的設計，如果在邏輯設計階段不把能否測試的測試可能性考慮進去，使自動測試裝置能夠對產品進行測試，要完成這基本的要求是很困難的。目前比較通用的測試結構是揭示在Whetsel的申請號為07/391/751(代理人登記號TI-14158)和07/391，801(代理人登記號TI-14421)美國專利申請中的掃描通道結構，該兩個專利申請的申請日均為1989年8月9日，並且公開在整個德克薩斯技術雜誌第5卷第4期這一期，在此援引作為參考。
然而，如果希望進行測試的電路的原始設計有一個以上的時鐘脈衝，那麼，測試過程就要複雜得多。各時鐘脈衝的頻率不同或異步或同步。在這種情況下，一個「運行」(「run」)周期(或「測試執行」周期)需要與由不同時鐘頻率控制的各邏輯部分之間實現正確的同步。
一個解決方案是把由不同時鐘頻率控制的電路組件劃分開來，把每個電路組件看作獨立的設計來對待。用各自獨立的掃描通路分別對各個組件進行掃描通路測試。使用這種方法，每次只能對一個組件進行測試，測試時間主要被由最慢的時鐘脈衝控制的組件或最長掃描通路的組件所主宰。因此，這種方法需要較多的測試邏輯和較多的測試時間。
所以，人們需要有一種掃描通種測試結構，用來對使用多個時鐘頻率的電路有效地進行測試。
本發明提出了一種基本消除現有的掃描通種技術中的缺點和問題的掃描通路測試方法及其電路。
在本發明中，多個電路組件由兩個或更多個頻率不同的系統時鐘所控制。在進行測試期間，系統時鐘被中斷，各電路組件由一主時鐘控制。通過使用主時鐘把測試數據掃描通過各組件，然後對組件實施運行周期。然後再通過使用主時鐘把另外的測試數據掃描通過各組件。
本發明提供的技術優點是消除了一個運行周期期間中劃分不同的時鐘和使不同的時鐘同步所帶來的問題。
為了更好地理解本發明及其優點，請參閱下面結合附圖所作的描述，其中

圖1是本發明的框圖;
圖2是測試周期的時序圖。
參閱圖1和圖2可以最好地理解本發明的最佳實施例。圖中凡是相同的和相應的部分，都使用相同的編號。
圖1示出了本發明的框圖。圖中示出的是由三個電路組件10a-10c組成的電路8，在電路8正常工作期間每個組件由相應的時鐘(CLK1，CLK2和CLK3)控制。組件之間通過連接線12a、12b互相連通。應該指出的是，這裡的電路組件數是任意的，對於更複雜的電路組件數可以相應增加。
組件10a到10c由多路轉換器14a到14c的輸出分別進行時鐘控制。CLK1、CLK2和CLK3分別輸入至多路轉換器14a到14c的第一輸入端。一主時鐘(MCLK)連接到每一多路轉換器14a-c的第二輸入端。一個測試/系統信號連接到多路轉換器14a至14c的選擇端。一測試數據控制器16通過組件10a到10c連接到掃描通路。一般說來，掃描通路是串聯的掃描通路，數據通過移位移過每個組件。因此，測試數據控制器16輸出的數據由組件10a通過組件的TDI(測試數據輸入端)接收。響應於測試數據控制器16的數據輸出，存儲在組件10a內的種種測試寄存器內的數據通過TDO(測試數據輸出端)移出。從組件10a的TDO出來的數據移入組件10b的TDI。從組件10b的TDO出來的數據移入組件10c的TDI。從組件10c的TDO移出的數據則輸出至測試數據控制器16。因此，通過各個組件10a到10c的掃描通路可以看作是一移位寄存器。
測試數據控制器16也輸出一個掃描/運行信號到組件10a到10c。掃描/運行信號指示組件是執行測試掃描操作，即測試數據在掃描通路上進行移位，還是進行測試運行操作，即響應於多路轉換器14a-14c的時鐘周期輸出，電路組件10a-10c對前已裝載的測試數據進行通常的操作。
一般來說，測試序列包括把測試數據裝載入組件，和一個緊跟在後面的測試運行周期(也就是從多路轉換器14a-14c輸出的一個時鐘周期)。然後，從組件10a-10c掃描測試數據，測試數據控制器可以分析操作運行對測試數據的影響。接著，把另外的測試數據裝載入組件10a-10c，進行另一個掃描操作和另一個運行周期。這個掃描測試數據序列包括進行運行操作、分析測試數據、掃描另外的測試數據、進行另一個運行周期等等的序列，對於檢測電路設計中的差錯和電路的物理缺陷是很有效的。圖2示出了測試周期，測試周期之前和之後都是通常的系統操作。
在本發明的最佳實施例中，電路8在通常的系統操作期間，使用的是時鐘CLK1、CLK2和CLK3。當要進行測試時，設置測試/系統信號，使MCLK信號通過多路轉換器14a-14c接入組件10a-10c。因此，在該時，所有組件都以同一頻率工作。而掃描/運行信號設置得使組件響應於掃描信號把數據移位通過掃描通路，然後響應於運行信號對測試數據進行操作運行。掃描/運行和測試/系統信號的邏輯關係如表1所示。
表1測試/系統 掃描/運行 狀態0 X 通常系統操作1 0 掃描數據1 1 運行周期其中X＝隨意或無關在測試周期期間，整個電路8受MCLK信號控制，該MCLK信號既控制掃描周期也控制運行周期。這消除了掃描周期之間的信號運行周期期間要劃分組件和使不同時鐘同步的問題。
MCLK頻率可以與某一系統時鐘頻率相同，一般是最慢的一個時鐘頻率，或者也可以與任何一個系統時鐘頻率都不同的頻率。MCLK也可以輸出不同的頻率，如一個頻率用於掃描，一個或多個頻率用於測試運行周期，只要MCLK同時連接到所有測試的組件就可以。
應當指出，圖中的時鐘信號是通過多路轉換器14a-14c進入各組件的，但這並不是絕對必要的;此外，主時鐘也可以與系統時鐘並行連接，一控制電路可以在任一時刻使系統時鐘工作或主時鐘工作。
雖然本發明已作了詳細的描述，但是，應當理解，在所附權利要求所闡述的本發明的精神實質和範圍之內，本技術領域內的人員仍可以作出種種改變、替代和變化。
權利要求
1.一種測試電路的方法，該電路包括多個由兩個或兩個以上頻率不同的系統時鐘所控制的組件，該測試方法包括下列步驟使系統原來的時鐘中斷，各組件改由主時鐘控制；通過使用主時鐘將測試數據掃過各組件，組件上執行一運行周期；和通過使用主時鐘把另外的測試數據掃過各組件。
2.如權利要求1所述的方法，其特徵在於所述的中斷步驟包括利用所述系統時鐘頻率之一作為主時鐘頻率。
3.如權利要求2所述的方法，其特徵在於主時鐘頻率是最慢的系統時鐘頻率。
4.如權利要求1所述的方法，其特徵在於所述主時鐘可輸出單一的一個頻率。
5.如權利要求1所述的方法，其特徵在於所述數據掃過組件的步驟包括產生一個信號到組件，指示執行掃描操作，並且輸出測試數據到組件。
6.如權利要求1所述的方法，其特徵在於所述的執行一運行周期的步驟包括產生一個信號到組件，指示執行運行周期。
7.如權利要求1所述的方法，其特徵在於所述的執行運行周期的步驟包括在一個單一的時鐘周期期間對組件進行操作運行的步驟。
8.如權利要求1所述的方法，其特徵在於所述的步驟進一步包括產生一個測試信號指示執行一測試周期。
9.如權利要求1所述的方法，其特徵在於所述的步驟進一步包括在測試周期完成後，使系統時鐘恢復對各個組件的工作。
10.一種測試電路的方法，該電路包括多個由兩個或兩個以上頻率不同的系統時鐘控制的組件，該測試方法包括下列步驟用系統的時鐘進行諸運行周期;使系統時鐘中斷，組件改受主時鐘控制;通過使用主時鐘把測試數據掃過各組件;對組件執行一運行周期;通過使用主時鐘把另外的測試數據掃過組件;使系統時鐘工作;和用系統時鐘進行另外的諸運行周期。
11.一種電路，該電路用於測試包括多個受兩個或兩個以上頻率不同的系統時鐘控制的組件的電路，該測試電路包括主時鐘電路，使系統時鐘中斷後，組件改由主時鐘控制;通過使用主時鐘使測試數據掃過組件的電路;和通過使用主時鐘使測試數據掃入(掃過)組件的電路;和對組件進行一運行周期的電路。
12.如權利要求11所述的電路，其特徵在於所述的中斷電路包括使用原系統時鐘頻率之一作為主時鐘頻率的電路。
13.如權利要求11所述的電路，其特徵在於所述的主時鐘頻率是系統時鐘中最慢的頻率。
14.如權利要求11所述的電路，其特徵在於所述的主時鐘可輸出一個單一的頻率。
15.如權利要求11所述的電路，其特徵在於所述的數據掃描通過組件的電路包括產生一個信號到組件以指示執行掃描的電路和輸出測試數據到組件的電路。
16.如權利要求11所述的電路，其特徵在於所述的進行運行周期的電路包括產生一個信號到組件指示執行運行周期的電路。
17.如權利要求11所述的電路，其特徵在於所述的進行運行周期的電路包括使組件在一個單一的時鐘周期期間進行操作運行的電路。
18.如權利要求11所述的電路，其特徵在於所述的電路進一步包括產生測試信號以指示執行測試周期的電路。
19.如權利要求11所述的電路，其特徵在於所述的電路進一步包括在測試周期結束之後，使系統時鐘恢復對各個組件工作的電路。
20.一種電路，該電路用於測試包括多個受兩個或兩個以上頻率不同的系統時鐘控制的組件的電路，該電路包括進行用系統時鐘的執行諸運行周期的電路;系統時鐘中斷後使組件改由主時鐘控制的電路;通過使用主時鐘把測試數據掃描通過組件的電路;對組件進行一操作運行周期的電路;通過使用主時鐘把另外的其他的測試數據掃描通過組件的電路;使系統時鐘工作的電路;和使用系統時鐘進行另外的諸運行周期的電路。
全文摘要
一種掃描通路測試結構，用於測試使用多個頻率不同的系統時鐘的電路，該測試結構包括一個在一測試周期期間使系統時鐘中斷的控制器16和一個主時鐘，用以產生一個單一的頻率信號到各電路組件10a-10c，該結構消除了要在組件之間劃分掃描通路和使系統時鐘同步的問題。
文檔編號G01R31/3185GK1056003SQ9110250
公開日1991年11月6日 申請日期1991年4月18日 優先權日1990年4月20日
發明者蒂魯馬萊·斯裡德哈 申請人:德克薩斯儀器股份有限公司