無引線接合的晶圓級發光二極體的製作方法

2023-04-24 06:49:21

專利名稱：無引線接合的晶圓級發光二極體的製作方法
技術領域：
本發明涉及半導體器件，特別是光發射器件，其可以無引線接合地製造和操作。
背景技術：
發光二極體(LED或LEDs)是將電能轉換成光的固態器件，其大體包括夾設在相對 的摻雜層之間的一或多層由半導體材料做的有源層。當在摻雜層之間施加偏壓，空穴和電 子被注入有源層，並在有源層內複合以產生光。來自有源層的光從LED的所有表面發出。近期對基於III族元素氮化物的材料體系構成之發光二極體有很大的關注，原因 是它們在物料特性方面的獨特結合，包括高的擊穿電場、寬的帶隙(GaN的帶隙在室溫下為 3. 36eV)、大的導帶偏移和高的飽和電子漂移速度。對LED光線的有效提取在高效能LEDs 的製造中是一項主要考慮。對於具有單一輸出耦合表面的傳統LEDs而言，其外量子效率受 限於從LED發射區通過襯底的光線的全內反射(TIR)。如斯涅耳定律(Snell's Law)所預 計的，TIR可由LED半導體與周圍環境之間的折射率差異引致，這差異導致有源層的光線需 通過細小的出射錐才可從LED的表面傳遞入周圍的物質，並最後離開LED封裝。已經開發出不同的方法來減低TIR及改良總體上的光線提取，其中一種較普遍的 為表面織構化。表面織構化提供一個不規則的表面，其允許光子有多次機會找尋出射錐， 以增加光線離開的機率。找不到出射錐的光繼續經歷TIR，並以不同的角度反射離開織構 化表面，直至找到出射錐。數份文章已經討論過表面織構化之成效。[見Windisch等人 的 Impact of Texture-Enhanced Transmission onHigh—Efficiency Surface Textured LiRht Emitting Diodes (織構增強的傳輸對高效表面織構發光二極體的影響)，Appl. Phys. Lett. ,Vol. 79，No. 15, Oct. 2001，第 2316-2317 頁；Schnitzer 等人的 30% External Quantum Efficiency From Surface Textured, Thin Film LiRht EmittinR Diodes (表面 織構的薄膜發光二極體的30%外量子效率),Appl. Phys. Lett.，Vol. 64，No. 16，Oct. 1993， 第 2174-2176 頁；Windisch 等人的 LiRht Extraction Mechanisms in Hi Rh-Efficiency Surface Textured Light Emitting Diodes (高效表面織構發光二極體的光提取機制Σ， IEEE Journal on Selected Topics in Quantum Electronics, Vol.8, No. 2, March/ April 2002，第 248-255 頁:Streubel 等人的 High Brightness AlGaNInp Light Emitting Diodes (高亮度 AlGaNInP 發光二極體),IEEE Journal on Selected Topics in Quantum Electronics, Vol. 8, No.March/April 2002]。授予Cree Inc.的美國專利US6，657，236披露了一種增強LED光線提取的結構， 該結構使用內置及外置的光學元件陣列以增強光線的提取。該光學元件有多種形狀，諸如 半球形及四面體形，其能放置在LED的多個層表面或之內。所述光學元件提供用於光線折 射或散射的表面。此外，該器件的一或多層可塗上反射物料，該反射物料通過將有源層射出的光反射離開襯底或其它光子吸收物質來提高光提提取。倒裝法是另一種製造較高效率的半導體器件的方法。倒裝LED涉及將LED裝在襯 底側向上的次基臺(submoimt)上，然後襯底將光提取並發射通過透明襯底，或將透明襯底 完全移除。倒裝法對安裝碳化矽基LED是一種特別理想的技術。由於碳化矽的折射率高過 氮化鎵，有源層產生的光不會在碳化矽/氮化鎵界面作內反射。在使用某種本領域巳知的 晶片成形技術時，碳化矽基LED的倒裝安裝可以改良光線的提取。碳化矽基LED倒裝封裝 還有其它優點，諸如改良的熱提取/散熱，視乎晶片的具體應用，該優點可能很可取。業內已經投入了大量精力來發展白光LED。傳統的LED不能直接從它們的有源 層產生白光，即寬頻譜光。通過用發黃光的螢光粉、高分子或染料將發藍光的LED包圍， 已經能將發藍光的LED的光轉變成白光，其中一種典型的螢光體是摻鈰的釔鋁石榴石 (Ce: YAG) ο [參見 Nichia Corp.的白光 LED，零件號碼為 NSPW300BS，NSPW312BS 等等；以及 參見授予 Lowrey 的發明名稱為「Multiple Encapsulation of Phosphor-LED Devices (熒 光體-LED器件的多重封裝)」的美國專利US5959316]。其中在周圍的磷光體材料「向下變 換」一些藍光的波長，並把藍光的顏色轉成黃色。一些藍光通過磷光體時未被改變，而大部 份的光被向下變換至黃色。該LED既發射藍光又發射黃光，兩種光結合就產生了白光。在另 一個方法中，通過以多種顏色的螢光體或染料將LED包圍，將來自發射紫光或紫外線的LED 的光轉變成白光。如圖1及2分別所示，LED器件經常被描述成具有垂直或橫向的形狀。兩種配置 在本領域都是公知的。垂直形狀的器件通常將P及η接觸電極裝設在器件的相反表面。響 應於偏壓，載流子垂直通過半導體層。橫向形狀的器件通常排列成分層式電極配置，該兩個 電極都在器件的不同層的表面上，因此，該電極相對於其所放置的層而言都處於相同的向 上的方位，但並沒有一個共享的表面。響應於偏壓，在至少一部份電流通路中，載流子橫向 穿過半導體層。該些常見的形狀的幾種變型在本領域是公知和公用的技術。如圖1所示，垂直配置的氮化物LEDlOO為公知和公用的技術。有源區102夾設在 P型層104及η型層106之間，半導體層在導電襯底108上生長。一個薄、半透明的電流擴 展接觸層110覆蓋大部分或全部的ρ型層。被放置在ρ型層104及η型層106之間，而半 導體層在導電的生長襯底108生長。薄的半透明電流擴展接觸層110覆蓋大部分或全部的 P型層。用電極112及襯底108可向器件100施加偏壓。電極112通過引線114可連接至 外部電壓源(圖中未示)。通過在襯底108底面的焊點、焊墊或引線，襯底108可連接至上 述電壓源。螢光體層118覆蓋器件的所有表面，而引線114則穿透螢光體層118。響應於施加的偏壓，電流及載流子相對於半導體表面垂直地穿過器件100。輻射復 合在有源區102發生，並發射出光線，螢光體層將若干發射光的波長向下轉換，以獲得要求 的發射頻譜。如圖2a所示，LED200器件具有本領域公知和公用的分層式橫向形狀。有源區202 夾在P型層204及η型層206之間，半導體層在襯底208上生長，薄的半透明的電流擴展接 觸層210覆蓋大部分或全部的ρ型層。用ρ接觸電極212及η接觸電極214向器件200施 加偏壓。引線216及218提供對外部電壓電源(圖中未示)的連接。螢光體層220覆蓋器 件的所有表面，而引線216及218則伸出穿透螢光體層220。通過電極212及電極214可向器件200施加偏壓，電流及載流子在該電極212及電極214之間橫向通過器件，某個百份比的載流子在有源區202中複合，並發射出光線，熒 光體層220將若干發射光的波長向下轉換，以允許器件發射出具有要求的發射頻譜的光。圖2b所示為一種已知的LED器件250，它類似如圖2a所示的器件200。該器件 250的特徵在於倒裝晶片結構，其生長襯底252放置在η型層254、有源區256及ρ型層258 之上。在半導體層254、256、258在生長襯底252上生長之後，將該器件250倒轉並安裝在 一表面上。因此，該器件發射的光通過生長襯底。這種結構需要透明的襯底，以使光線可主 要透過頂面離開器件。螢光體層260塗覆在整個器件螢光體層上，它把一部份從有源區258 射出的光線向下轉換。η接觸電極262及反射ρ接觸電極264設置在該器件250的底面上， 以提供輻射複合所需的偏壓。該器件250發射的光線來自有源區256，其中大部份光線從該 器件250的頂面射出，但有部份光線在發射前被生長襯底252吸收及/或反向散射。圖3所示為一種本領域公知的具有垂直幾何結構的普通倒裝LED器件300。相反 摻雜的η型層302及ρ型層304夾著該有源區306。所示的反射元件308，諸如反射鏡，通 過金屬接頭312與載體晶圓310接合。在該特定結構中，LED器件300用倒裝法安裝，而反 射元件308與ρ型層304鄰接。η型層302、ρ型層304及有源區306在生長襯底(圖中未 示)上生長，該生長襯底隨後被移除。η型層302的外露表面可織構化或粗糙化，以增強光 線的提取。一個轉換材料層314，例如螢光體，可放置在η型焊盤316上，該η型焊盤提供可 供引線318接合的表面。該引線318可將器件連接至外部的電壓/電流源(圖中未示)。 在該特定的器件300中，由於η型層302、ρ型層304及有源區306非常薄以及生長襯底被 移除，所以螢光體層只需塗覆頂面。所有這些示範性的結構都具有固有的缺點，即它們的設計妨礙了封裝級組件的施 加，例如螢光體層或封裝結構的施加，直至器件被分離及安裝在傳統的LED封裝後為止。在 某些情況下，上述限制是由於需要用引線接合或其它類似的連接方法將器件連接至外部的 電壓源而引起的。在其它情況下，上述限制是由於需要將螢光體塗覆在襯底的面上以阻止 過多藍光沒有被向下轉換就離開而引起的。

發明內容
如權利要求書中所體現的本發明公開了一種新的半導體器件，例如LED晶片，該 器件具有兩個在底面的電接觸，允許無引線接合地製造。一個根據本發明的半導體器件的 實施例包括一層夾在η型半導體層及P型半導體層之間的有源區。P電極這樣設置，使得引 線可從器件的與主發射面相反的表面上的觸點接觸。該P電極電連接至P型層。η電極也 這樣設置，使得引線可從器件的與主發射面相反的表面上的觸點接觸。該η電極電連接至 η型層。ρ電極及η電極的厚度足以對半導體器件提供主要的機械支承。具有頂面和底面以及第一和第二邊側面的半導體器件的另一實施例包括底部件， 所述底部件的厚度足以為所述半導體器件提供結構支撐。有源區設置在第一半導體層和第 二半導體層之間，使得第二半導體層位於底部件上。第一電極與第一半導體層電接觸，並具 有可從底面接觸的引線。第一電極設置成大體垂直於底面，並構成至少一部分的第一邊側 面。第一間隔層設置成使第一電極與第二半導體層和底部件電絕緣。還公開了一種根據本發明的製造半導體器件的方法。其中第一和第二半導體層和 有源區在生長襯底上生長。第一半導體層的與生長襯底相反的一部分表面暴露。間隔層在第二半導體層和第一半導體層的暴露部分上形成。部分的間隔層被去除，使得部分的第一 和第二半導體層暴露。電極層在間隔層的剩餘部分以及第一和第二半導體層的暴露部分上 形成。生長襯底被去除。部分的電極層被去除以形成第一和第二電極，使得第一電極與第 一半導體層電接觸以及第二電極與第二半導體層電接觸。第一和第二電極設置成彼此電絕 緣。半導體器件的另一實施例包括η型半導體層、具有至少一通孔的ρ型半導體層以 及設置於所述η型及ρ型層之間的有源區。所述有源區具有至少一通孔，其相應於所述ρ 型層的所述至少一通孔，使得與所述有源區鄰接的部分所述η型層暴露。具有引線的至少 一 P電極，其中在與所述半導體器件的主發射面相反的表面上可以接觸所述至少一P電極 的引線。所述至少一P電極與所述P型層電連接。具有引線的至少一η電極，其中在與所 述主發射面相反的表面上可接觸所述至少一 η電極的引線，所述至少一 η電極與所述η型 層電連接。所述至少一P電極及所述至少一η電極的厚度足以為所述半導體器件提供主要 的機械支承。藉助於以下的通過範例說明本發明特徵的詳細敘述和附圖，本發明的這些和其它 方面及優點就會變得顯而易見。


圖1為根據現有技術的公知實施例的LED器件的截面圖；圖2a為根據現有技術的公知實施例的LED器件的另一實施例的截面圖；圖2b為根據現有技術的公知實施例的倒裝LED器件的另一實施例的截面圖；圖3為根據現有技術的公知實施例的倒裝LED器件的截面圖；圖4a_4g為根據本發明的權利要求的半導體器件的實施例在製造過程的不同階 段的截面圖；圖5為根據本發明的權利要求的半導體器件的另一實施例的截面圖；圖6為根據本發明的權利要求的半導體器件的又一實施例的截面圖；圖7為根據本發明的權利要求的半導體器件的再一實施例的截面圖；圖8為根據本發明的權利要求的半導體器件的另再一實施例的截面圖；圖9為根據本發明的權利要求的半導體器件的又再一實施例的截面圖；圖10為根據本發明的權利要求的半導體器件的再再一實施例的截面圖。
具體實施例方式如權利要求所體現的本發明使半導體器件_例如高效能發光二極體的晶圓級組 裝能夠實現。所述權利要求同時教導一種製造所述器件的方法。與其它半導體器件類似， 在向該器件施加偏壓時，在器件的有源區中的輻射複合導致光發射。可以使用各種元件及 工藝來提高器件的光輸出。例如，可在器件內的若干位置形成用作反射器或折射器的材料 層，以使光改向而遠離光子吸收材料例如襯底。在本領域經常使用的另一方法為將一個或 多個層粗糙化或織構化，以防止全內反射。所述的功能部件通常在晶圓級的製造中添加。有時候，人們希望可通過使用具有波長轉換特性的材料_例如螢光體去改變部分 發射光的頻率，以便改變LED器件的發射光譜。為了塑形光束，或是改變發射光的特性，可在所述器件上添加密封劑。該些密封劑通常具有的特性會以某些預期的方式影響發出的 光。例如，密封劑可以作用為透鏡，用於聚焦或準直發出的光來得到特定的光束輪廓。功能 部件，諸如轉換層和密封劑，通常被稱為封裝元件，一般是在器件已在常規LED封裝內安裝 和引線接合後才添加到器件。引線接合上用於提供從外部電壓/電流源至內部半導體層的 電路徑的導線，使偏壓可施加到所述器件。由於權利要求揭示的結構和方法避免了對引線 結合的需求，封裝元件可在晶圓級添加到器件，即在常規LED封裝內進行安裝和引線接合 之前。該新的設計提供額外的靈活性，允許客戶指定可在晶圓級上實現的額外功能部件。此 外，由於功能部件可在晶圓級上添加而不是在後面的封裝級，生產所述晶片的成本可顯著 地降低。應該明白，當構件，諸如層、區或襯底被稱為在另一構件之「上」時，它可以直接在 其它構件之上，或者也可以存在居間的元件。此外，相對術語，諸如「更內」、「更外」、「更上」、 「以上」、「更低」、「之下」和「以下」，以及類似術語，可在本文用於形容一個構件和另一構件 彼此的關係。應該明白，該些術語意味著包含除圖中所示方位以外的不同方位。此外，術語 諸如「底」和「頂」是用於敘述在所論述的特定示範性視圖中出現的構件彼此之間的空間關 系。該些術語僅用於方便讀者，而不是用來將所述器件限制到在製造、工作或其它過程期間 中的具體定向。雖然術語第一、第二等可在本文用於描述不同的構件、部件、區、層和/或段，但該 些構件、部件、區、層和/或段不應受該些術語的限制。該些術語只用來區分一個構件、部 件、區、層或段與另一區、層或段。因此，下文所論述的第一構件、部件、區、層或段可稱為第 二構件、部件、區、層或段而不會背離本發明的啟示。應該理解，術語「層」和「多層」在整個申請中可以互換地使用。本領域的技術人員 會明白，單一「層」的半導體材料實際上可包含若干個別的材料層。同樣地，若干材料「層」 在功能上可被視為單一層。換句話說，術語「層」並不表示一個同質的半導體材料層。單一 的「層」可包含各種位於子層中的各種摻雜濃度和合金組分。所述子層可用作例如緩衝層、 接觸層或蝕刻阻擋層。所述子層可在單一或多個形成步驟中形成。除非特別指明，否則，在 敘述構件包含一 「層」或「多層」材料時，申請人不打算對權利要求所體現的本發明的範圍 作出限制。本文所述的發明實施例參照的截面圖為本發明理想的實施例的示意圖。因此，由 於例如生產技術和/或公差，可以預期圖中的形狀會有變化。本發明的實施例不應被理解 成僅限於本文所示的特定形狀的區域，而是要包括由於例如生產工藝而導致的形狀偏差。 由於正常的製造公差，所示或所述的正方形或長方形區域通常會有倒角或彎曲的特徵。因 此，圖中所示的區域的本質為示意性，其形狀並不打算用來說明器件的區域的精確形狀，並 且無意用來限制本發明的範圍。圖4a_4g所示為根據本發明的半導體器件400的實施例在製造過程的不同階段中 的視圖。為了便於說明和理解，器件400顯示為在製造過程中的個別器件。然而，應該明白， 多個半導體器件通常在晶圓級上製造，而個別的器件會在隨後的工藝步驟中單個化。儘管 如此，本文所述的過程也可用於製造單一的器件。還應明白，雖然在下文中以特定順序來顯 示製作步驟，該裝置400可用不同順序的步驟來製作，並且可包括額外或較少的步驟。圖4a所示為襯底402上生長的外延層。相反摻雜的η型和ρ型層404，406以及在它們中間的有源區408通常在襯底402上以公知的製造方法和設備來形成，例如在金 屬有機化學氣相沉積(MOCVD)反應器中的外延生長。半導體層404，406，408可以來自若 幹不同的材料體系，而較佳的體系為III族氮化物材料系。III族氮化物是指在氮和元素 周期表中的III族元素之間形成的這些半導體化合物，所述III族元素通常為鋁(Al)、鎵 (Ga)和銦(In)。該術語也可指三元和四元化合物，諸如鋁鎵氮化物(AlGaN)和氮化鋁銦鎵 (AlInGaN)。有源區408可包括單量子阱(SQW)、多量子阱(MQW)、雙異質結構或超晶格結構。 在較佳的實施例中，η型和ρ型層404，406為氮化鎵(GaN)，而有源區408為具有交替的氮 化鎵和氮化銦鎵層的多量子阱(MQW)結構。在替換實施例中，η型和ρ型層404，406可以 包括III族氮化物材料，諸如AlGaN或AlInGaN。襯底402可用許多材料製作，諸如藍寶石、碳化矽、氮化鋁(AlN)、GaN，而合適的 襯底為4H多型碳化矽，儘管還可使用其它的多型碳化矽，包括3C、6H和15R多型。碳化矽 (SiC)具有一定的優勢，例如與藍寶石相比具有與III族氮化物更匹配的晶格，導致更高 質量的III族氮化物薄膜。SiC襯底可得自位於北卡羅萊納州Durham的Cree Research Inc.，，而其生產方法則在科學文獻以及美國專利US Re. 34，861、US 4，946，547以及US 5，200，022 中闡明。雖然有可能首先讓η型或ρ型層在生長襯底上生長，但較佳的是讓η型層首先生 長。該情況歸因於幾個本領域公知的原因。讓η型層首先生長的一個原因是，與ρ型層相比 其中更高的溫度下生長；η型層在約1100°C的溫度下生長，而ρ型層則在約900°C下生長。 當P型層承受的溫度超過900°C時，摻雜材料(通常為鎂)可擴散進入鄰接的層，降低了該 層的質量。因此，一旦η型層已在襯底上生長了，隨後的P型層可以在較低溫度下生長，其 基本上不會影響已形成的η型層。讓η型層首先生長的另一個原因是，在襯底上成長的層 必須要生長較長的時間，以便克服在襯底界面的晶格失配。生長較長時間的層會生長得較 厚。由於P型層是比η型層更加吸收光的材料，所以理想的是具有較厚的η型層，以致於被 吸收的發射光會較少。在圖4a中，所示的η型層404首先在襯底402上生長。然後，有源區408在η型 層404上形成，而ρ型層406則在有源區408上形成。圖4a所示的器件被倒轉，較後生長的 層在底部。如上所述，有源區408可包括單量子阱(SQW)、多量子阱(MQW)、雙異質結構或超 晶格結構。應該理解，額外的層和構件也可包含在器件400中，包括但不限於在有源區408 的其中一面或兩面上的緩衝層、成核層、接觸層和電流擴展層、超晶格結構以及光提取層和 構件。部分的η型層404利用公知的蝕刻方法，例如氯反應離子蝕刻，或者本領域公知的 其它方法而暴露。導電的η焊盤410在η型層404的暴露部分上形成，其橫向延伸超過該 有源區408和ρ型層406的邊緣。ρ焊盤412則在ρ型層406的暴露部分上形成。η焊盤 410和ρ焊盤412用作接觸，它們有助於半導體層404、406和引線之間的電連接，所述引線 在製造工藝的稍後階段被添加，如下文所述。所述焊盤410，412可包括導電金屬材料，例如 金、銀或銅。在所示的結構中，ρ焊盤412可用反射材料構成，例如鋁、銀、金、銠、鉬、鈀、金錫或 其組合。所述反射材料可用例如濺射的傳統方法沉積在P型層406的表面之上。用反射材 料形成P焊盤412可通過將有源區408發出的光重新定向而提高器件400的光提取效率，否則所述光會由所述P焊盤下面的層或構件吸收，例如間隔層或電極，兩者都會在下文中 詳述。在圖4b中，一層間隔材料414沉積在器件上，覆蓋了 η焊盤410、ρ焊盤412以及 η型層404的底面的任何暴露部分。所述間隔材料應包括絕緣材料。選擇性地圖案化的電 介質(如SiN或SiO2)或聚合物(如BCB(苯並環丁烯)或矽酮)可用作為間隔材料。間隔材料然後用公知的工藝被圖案化，以暴露一部分的η焊盤410及ρ焊盤412， 餘下一些間隔材料414保留下來，正如圖4c所示。所述餘下的結構用作間隔層416。間隔 層416設置成使η電極和ρ電極彼此電絕緣。所述這些電極直到較後的製造階段(在圖4g 中示出)中才會形成。間隔層可採用各種不同的形狀和尺寸，只要η焊盤410及ρ焊盤412 都至少有一部分被暴露而用於電氣連接。在圖4d中，導電金屬層418沉積在器件400的底面，覆蓋間隔層416和η焊盤410 及ρ焊盤412兩者的暴露部分。厚的導電金屬層418可通過不同的公知方法而施加到器件 400上，例如通過電鍍。導電金屬層418的厚度應該足以為成品器件提供機械支承。該層 至少應為20 μ m厚，而優選的厚度範圍介於50-400 μ m。可以使用平面化與拋光步驟，以保 證厚的導電金屬層的最終表面是光滑和平整的。雖然可用若干不同的金屬和金屬合金，銅 (Cu)為優選材料。襯底402可以被去除，且η型層404的頂面可被修改，如圖4e所示。襯底402可 用若干公知的方法去除，包括幹法和溼法蝕刻工藝、雷射燒蝕工藝、機械研磨工藝或組合式 研磨/刻蝕工藝。然而，應該明白，在根據本發明的其它實施例中，一部分襯底402可保留 在η型層404之上，而且襯底402可以被整形或織構化，以提高光提取。一旦η型層404暴露，可以若干不同的方式來處理它。理想的是使所述器件之上 或之內的不同表面被修改(例如，織構化或粗糙化)以提供多種角度的表面和提高光提取。 修改的表面通過提供變化的表面來提高光提取，所述變化的表面能使以下的光線逸出作為 發射光，該光線否則會由於全內反射(TIR)而困在LED內。所述修改表面中的變化增加了 光在臨界角(由斯涅爾定律限定)之內到達發射面和被發射出的機會。對於該些沒有穿過 修改表面逸出的光線，修改表面中的變化以不同角度將光反射，提高光線在反射離開P焊 盤之後下一次逸出的機會。半導體表面可通過若干公知的方法來修改。可通過例如蝕刻、研磨或剝蝕工藝來 移除部分的表面。還可以添加材料，例如將納米粒子或光提取元件添加到表面，以使其具有 不均勻的紋理。將光提取結構添加到器件內的表面上的技術在授予Cree Inc.的美國專利 US6657236中詳述。所述這些工藝的任何組合也可能達到期望的表面修改。雖然圖4e所示的修改表面420為η型層404的與有源區408相反的表面，但應該 明白，器件400內的許多不同的表面可以改變，以達到同樣的光提取增強效果。此外，器件 400也可以沒有任何修改的表面。部分的厚金屬層418然後可用公知的方法來蝕除，使得可以限定出如圖4f所示的 兩個獨立的金屬電極。所形成的η電極422與η焊盤接觸，並提供通往η型層404的導電路 徑。同樣地，P電極424與ρ焊盤接觸，並提供通往ρ型層406的導電路徑。所述電極422， 424應彼此電絕緣以及與有源區408電絕緣。在該特定的實施例中，絕緣是通過如上文所述 的間隔層416達成的。所述電極422，424的底面用作引線，並可輕易地從器件400的底部連接。在其它的實施例中，可使用不同的工藝步驟來實現類似於如圖4f所示的器 件結構。例如，分開的P電極和η電極可用例如厚的圖案化光刻膠(thick patterned photoresist)的公知方法在單一沉積步驟中形成。根據本發明，所述器件的不同實施例可 具有用不同方式排列的電極。至於該器件400，所示的電極422，424在器件底部延伸到同一 水平，這有助於將器件安裝到例如次基臺或印刷電路板(PCB)的結構中，其中安裝點在同 一水平。在其它的實施例中，電極可延伸到不同的水平，以使該器件可安裝到位於具有不同 水平的安裝點的結構。在其中一個所述實施例中，P型電極424可從器件400比η型電極 延伸得更遠，所以它們的引線在不同的水平上。在圖4g中，螢光體層426可在η型層404的頂面上形成。螢光體層426也可覆蓋 其它的表面，例如器件的側面。本領域眾所周知，螢光體層可作為一種波長轉換機構以及可 利用公知的方法沉積。螢光體層426可包括多種螢光體以及光散射粒子。通過向下轉換一 部分從有源區408發出的光，器件的發射光譜可以改變，以產生顏色不同於有源區408內部 發射光的光。粘合劑(未示出)，例如矽酮，可用來將螢光體層426粘合到η型層404。熒 光體層426可在很多公知的粘合劑中提供，例如環氧樹脂、矽酮或低溫玻璃。螢光體層426 可通過例如分配、絲網印刷、噴墨印刷、模製、旋塗或通過安裝預先製作的組件來形成。圖4a_4g所示為新結構的一個實施例，其提供的半導體器件具有兩個底面接觸， 用於向發光半導體層施加偏壓。因此，該器件無需引線連接或其它這樣的連接裝置。該新 結構使通常在封裝級製造時添加的螢光體層、密封劑以及其它構件或功能部件能夠在晶圓 級製造時添加。圖5所示為根據本發明的權利要求的半導體器件500的另一實施例。該器件500 和圖4g所示的器件400功能相近以及包含若干用相同參考號碼示出的相同構件。器件500 的η型層502設置在有源區408之上，使得所有半導體層502、406、408的邊緣基本上彼此 齊平。在該實施例中，用例如蝕刻的已知工藝將η型層502從η電極422之上的區域去除。 其中利用通過公知方法沉積的階梯形η焊盤504建立橫向連接。由於所有半導體層502、 406,408全都完全地位於ρ電極424之上，該結構可顯示出增強的結構穩定性。在另一實施例中，在圖5的右邊示出的η電極422和間隔元件416可延伸到使其 頂面與η型層502的頂面齊平的位置。在該種情況下，η焊盤會是平坦和延伸越過齊平的 頂面以便在η電極422和η型層502之間產生連接。雖然圖5所示的實施例的特徵是η型層502設置在有源區408的頂面，但理想的 是能夠轉換所述層的定向。在圖6中，ρ型層602在有源區606的頂面，而η型層604則設 在有源區606的底面上。該器件600包含許多與圖4g所示實施例類似的相同構件和功能。 在該結構中，薄的半透明階梯形P焊盤可能尤其有優勢。電流的擴展不會像貫穿η型層那 樣貫穿P型層。為此，通常會使用薄的半透明電流擴展層，以便有助於將電流更均勻地分散 在P型層的表面。階梯形的P型層608與基本上整個ρ型層606的頂面形成良好的歐姆接 觸。因此，階梯形P型層608在ρ電極610和ρ型層602之間提供連接，同時有效地將電流 擴展橫過P型層602的長度，並在同時使光可從器件600的頂面發出。η焊盤612為反射元 件，並在η電極614和η型層604之間提供連接。兩個電極610、614的引線皆在器件600 的底面具有接入點。
圖7所示為根據本發明的權利要求的半導體器件700的另一實施例。有源區702 設置在P型層704和η型層706之間。半導體層702、704、706在由例如SiC的材料製成的 襯底707上形成。這該實施例中，生長襯底707的至少一部分被保留作為器件700的一部 分，以增加結構穩定性。P電極708沿著器件700的至少一外邊緣來設置。電流擴展層710 在P型層704的頂上形成。電流擴展層710應該與ρ型層704有良好的歐姆接觸，以確保 電流能分布在P型層704的基本上整個表面上，以使光從器件700的頂面發出。電流擴展 層710可包括透明導電氧化物，例如銦錫氧化物(ITO)。如圖所示，ρ電極708與電流擴展 層710沿著其頂部的側面接觸。η電極712沿著器件700的與ρ電極708相反的一個外邊 緣來設置。η電極712與η型層706在其底面接觸。兩個電極708、712皆具有可從器件700 的底面接觸的引線。間隔元件714使ρ電極708與η電極712和襯底707隔離。間隔元件 716則使η電極712與襯底707隔離。間隔元件714、716可包括高電阻或絕緣的電介質材 料，例如SiO2或氮化矽。螢光體層718可在電流擴展層710的頂面上形成。螢光體層也可覆蓋其它表面， 例如器件700的側面。如上文所述，螢光體層718執行波長轉換的功能，並可在許多已知的 粘合劑中提供，例如環氧樹脂、矽酮或低溫玻璃。螢光體層718可通過例如分配、絲網印刷、 噴墨印刷、模製、旋塗或通過安裝預先製作的組件來形成。器件700可添加反射層720來改善外量子效率。在圖7所示的實施例中，反射層 720設置在襯底707的底面。從有源區702發出的光通過反射層720重定向到在器件700 頂面的主發射面。反射層720應包括具有高反射率的材料，例如鋁。雖然其顯示為在襯底 707的底面上，該反射層720也可在器件700的內部設置。在其它的實施例中，襯底707可包括導電材料，例如N型SiC，以允許通往底部半導 體層的電連接以及避免了對η電極的需要。在該情況下，η電極712和間隔元件716將不 是必需的，而反射層720和襯底707可以延伸到使得它們的右緣可齊平或甚至超越半導體 層702、704、706的右緣。通往η型層706的電連接將從器件700的底面延伸穿過導電襯底 和反射層而上達該η型層706。圖8所示為根據本發明的權利要求的半導體器件800的另一實施例。該器件800 具有與圖7所示的器件700類似的相同構件和功能。在該實施例中，部分的襯底707已用 公知的工藝去除，使η型層706的若干表面暴露。如圖所示，部分的襯底707可以保留作結 構支撐，但是，在其它實施例中，可以去除全部襯底707。如上文中詳述，暴露的η型層706 可以被修改。修改的表面802可通過將光散射來克服TIR，以提高光提取。反射層804可在 η型層706的底面上形成。反射層804的優選材料為鋁，但也可使用其它材料。去除襯底707而產生的開口可以充填以產生底部件806，其包含例如聚醯亞胺的 材料。底部件806為器件800增加結構支承。在其它實施例中，底部件可包括導電材料，例 如鋁或銅，以允許通往底部半導體層的電連接以及省卻對η電極的需要。在該情況下，η電 極712和間隔件716將是不必要的，而反射層804和底部件806可以延伸，使得它們的右緣 可齊平或甚至超越半導體層702、704、706的右邊緣。通往η型層706的電連接將從器件 700的底面延伸穿過導電的底部件和反射層而上達該η型層706。圖9所示為根據本發明的權利要求的半導體器件900的另一實施例。該器件900 具有與圖7所示的器件700類似的相同構件和功能。該器件900可用本領域公知的倒裝工藝來製造。因此，有源區902設置在η型層904和ρ型層906之間，其中相對於圖9所示的 方向，η型層是設置在有源區902的頂面上。η電極908用已知的工藝沿著器件900的外邊緣垂直地設置，其提供由可從器件 900的底面接觸的引線通往η型層904的電連接。在該實施例中，所示的電流擴展層910在 η型層904的頂面上。然而，在另一實施例中，電流擴展層910可設置在僅僅一部分η型層 上，或者甚至可以省略掉，因為電流通常會極好地擴展通過η型材料。薄的半透明電流擴展 層912設置在ρ型層906上。ρ電極914沿著器件900的外面垂直地從電流擴展層912向 下延伸，使得引線可從器件900的底面接觸。如上所述，由於電極908，914的引線可從器件 900的底面接觸，無需引線接合就可將器件900連接到外部電壓源。反射層916設置在電流擴展層912的底面上。該反射層916可包括既反射又導電 的材料，例如鉬和銀的混合物。在另一實施例中，反射層可包括多層堆疊的電介質材料，例 如Si02/Ta205，其構成分布式布拉格反射器。提供結構支撐的底部件918在反射層916以下 形成。該底部件918可包括導熱材料，例如銅，並設置在反射層916底部上的間隔元件714、 716之間。如上所述，η型層904的修改表面920可提高器件900的光提取。螢光體層718 設置在電流擴展層910之上。螢光體層718覆蓋所有或部分的擴展層910。螢光體層718 也可如圖7所示覆蓋器件的整個頂面及側面。圖10所示為半導體器件1000的另一實施例。該器件1000具有與器件900相同 的若干構件並且以類似的方式運作。在該實施例中，導電的底部件1002起ρ電極的作用。 反射層1004設置在ρ型層的底面上，以與ρ型層作歐姆接觸，並把有源區902發出的光重 定向到器件1000的主發射面。如果底部件1002和反射層1004兩者皆為導電材料，就無需 電流擴展層或獨立的電極來與P型層906接觸。該電連接可從器件的底面沿著導電底部件 1002的暴露表面的任何地方來進行。導電的底部件1002可包括金屬，例如銅、鎳或金，或摻 雜的半導體，例如SiC或Si。圖11所示為半導體器件1100的實施例。該器件1100與圖4g所示的器件400相 類似的功能並具有很多相同的構件。該器件1100的額外優點為具有兩維的可縮放性。有 源區1102設置η型層1104和P型層1106之間。η型層1104通過多個η焊盤1108於多個 位置被接觸。同樣地，P型層1106通過多個ρ焊盤1110於多個位置接觸。具有可從器件 1100的與主發射面1114相反的表面接觸的引線的多個η電極1112，通過η焊盤1108為η 型層1104提供多條電路徑。多個ρ電極1116，也與主發射面1114相反，為ρ型層1106提 供多條電路徑。由於已去除了生長襯底，電極1112、1116的厚度必須足以為器件提供主要 的機械支承。由於在η型半導體材料中電流擴展得更好，所以η焊盤1108可如圖11所示般比ρ 焊盤1110小得多。在一個實施例中，可用通孔使η型層暴露。通孔可用蝕刻或其它方式形 成，其穿過P型層1106和有源區1102，以使η型層1104暴露。然後可以沉積η焊盤1108 和ρ焊盤1110，之後可使用類似於上文所述的與圖4a-4g相關的工藝來形成η電極1112和 P電極1116。η型層1104的表面可如圖所示被修改，以便提高光提取。另外，螢光體層(未 示出)可沉積在器件1100的所有表面之上，或僅僅沉積在器件1100的頂部主發射面上。圖11所示的實施例不管器件的大小，通過在基本上全部的η型和ρ型層1104、 1106上提供良好的電流擴展來允許可縮放性。
圖12a_c所示為在不同生產步驟中的半導體器件1200的實施例。該器件1200類 似於圖4g所示的器件400，並具有許多相同的構件。η型層1204和ρ型層1206在襯底1202 上生長。參照圖12a，在用蝕刻使η型層1204暴露後，沉積ρ焊盤1212。然後通過蝕刻或 其它方式沉積和圖案化間隔層1216，以使部分的ρ焊盤1212和η型層1204暴露。在圖12b中，η焊盤1210在間隔層1216上沉積。如圖所示，η焊盤1210部分地覆 蓋ρ焊盤1212，儘管它們通過間隔層1216而彼此電絕緣。覆蓋的η焊盤1210提供較大的 連接表面，以便允許較大的η電極1210。大的η電極1210在封裝器件1200時可提供較方 便的連接而不會犧牲有源層1208的尺寸。在圖12c中，η電極和ρ電極1222、1224如上所述類似地形成。生長襯底1202被 去除，η型層1204的表面可如圖所示被修改。另外，螢光體層(未示出)可沉積在器件1200 的所有表面之上，或僅僅沉積在頂部主發射面之上。圖13所示為半導體器件1300的實施例。該器件1300結合一些來自圖11和圖 12所示實施例的特徵。類似於圖11所示的器件1100，該器件1300是可以縮放的。η型層 1304、有源區1306和ρ型層1306全都在生長襯底上生長，所述生長襯底會在隨後去除。部 分的P型層1306和有源區1308通過蝕刻或其它工藝去除，以暴露部分的η型層1304。去 除的部分限定多個通孔，通過所述通孔可形成通往η型層1304的連接線路。然後沉積ρ焊盤1312，其具有相應於上述通孔的孔，以便能通往η型層1304。間隔 層1316然後沉積和圖案化，以便暴露在若干區中的ρ焊盤1312和在通孔內的η型層1304。 然後可沉積η焊盤1310，以接觸通孔內的η型層1304。η焊盤1310與η型層1304於多個 位置接觸，並在整個器件1300中互連。為了提供互連性，部分的η焊盤1310覆蓋ρ焊盤 1312。間隔層1316使η焊盤和ρ焊盤1310、1312保持電絕緣。如上文所述，η電極和ρ電 極1318、1320然後形成，而生長襯底會被去除。在另一實施例中，生長襯底較早地在製造工 藝中被去除。器件1300允許電極1318、1320的尺寸和幾何形狀可以與η焊盤1310和通過有源 區1308的通孔無關地來修整。這有可能使器件1300的封裝簡單及更具成本效益。此外， 由於互連的η焊盤1310和大的ρ焊盤1312，改進了半導體層中的電流擴展，這導致在整個 有源區1308上的光提取提高。雖然本發明已相對於若干較佳的結構作出詳述，但其它版本是可能的。因此，本發 明的精神和範圍不應該限於上文所述的版本。
權利要求
一種半導體器件，包括n型半導體層；p型半導體層；設置於所述n型及p型層之間的有源區；具有引線的p電極，其中在與所述半導體器件的主發射面相反的表面上可以連接所述p電極的引線，所述p電極與所述p型層電連接；以及具有引線的n電極，其中在與所述主發射面相反的表面上也可連接所述n電極的引線，所述n電極與所述n型層電連接；其中所述p電極及所述n電極的厚度足以為所述半導體器件提供主要的機械支承。
2.如權利要求1所述的半導體器件，其特徵在於進一步包括η焊盤，所述η焊盤與所述η型層接觸，並在所述η型層及所述η電極之間提供電連接；以及P焊盤，所述P焊盤與所述P型層接觸，並在所述P型層及所述P電極之間提供電連接。
3.如權利要求2所述的半導體器件，其特徵在於所述η焊盤部份地覆蓋所述P焊盤， 所述η焊盤與ρ焊盤通過間隔元件電絕緣。
4.如權利要求2所述的半導體器件，其特徵在於所述ρ焊盤部份地覆蓋所述η焊盤， 所述P焊盤與η焊盤通過間隔元件電絕緣。
5.如權利要求2所述的半導體器件，其特徵在於所述ρ焊盤包括反射材料。
6.如權利要求1所述的半導體器件，其特徵在於進一步包括與所述η電極及P電極 的所述引線相反地設置的螢光體層，使得所述螢光體層包含所述主發射面。
7.如權利要求6所述的半導體器件，其特徵在於所述螢光體層設置在所述η型層上。
8.如權利要求6所述的半導體器件，其特徵在於所述螢光體層設置在所述ρ型層上。
9.如權利要求8所述的半導體器件，其特徵在於進一步包括設置於所述螢光體層和 所述P型層之間的電流擴展層，所述電流擴展層與所述P電極電連接。
10.如權利要求1所述的半導體器件，其特徵在於進一步包括設置成使所述η電極與 所述P電極電絕緣以及使所述η電極和所述P電極兩者都與所述有源區電絕緣的至少一個 間隔元件。
11.如權利要求10所述的半導體器件，其特徵在於所述至少一個間隔元件包括電介 質材料。
12.如權利要求10所述的半導體器件，其特徵在於所述至少一個間隔元件包括聚合物。
13.如權利要求1所述的半導體器件，其特徵在於所述η型層包括修改的表面。
14.如權利要求1所述的半導體器件，其特徵在於基本上所有的所述η型層、所述有 源區及所述P型層皆設置在所述P電極之上。
15.如權利要求14所述的半導體器件，其特徵在於所述η型層的頂側面通過階梯形 的η焊盤電連接到所述η電極。
16.如權利要求1所述的半導體器件，其特徵在於所述η型層、所述P型層和所述有 源區包括來自III族氮化物的材料。
17.如權利要求1所述的半導體器件，其特徵在於所述ρ電極的厚度至少為20μπι以及所述η電極的厚度至少為20 μ m。
18.如權利要求1所述的半導體器件，其特徵在於所述ρ電極的厚度至少為50μ m以 及所述η電極的厚度至少為50 μ m。
19.如權利要求1所述的半導體器件，其特徵在於基本上所有的所述η型層、所述有 源區及所述P型層皆設置在所述η電極和所述主發射面之間。
20.一種具有頂面和底面的半導體器件，所述半導體器件包括底部件，其厚度足以為所述半導體器件提供支撐結構；第一半導體層；設置於所述底部件上的第二半導體層；設置於所述第一半導體層及第二半導體層之間的有源區；與所述第一半導體層電接觸並具有可從所述底面連接的引線的第一電極，其中所述第 一電極基本上垂直於所述底面設置，並從所述第一半導體層的頂端延伸至所述半導體器件 的所述底面；以及設置成隔離所述第一電極與第二半導體層及所述底部件的第一間隔層。
21.如權利要求20所述的半導體器件，其特徵在於所述底部件包括襯底。
22.如權利要求20所述的半導體器件，其特徵在於所述底部件包括導電材料，所述導 電材料與所述第二半導體層電接觸，所述導電材料構成所述底面的一部分。
23.如權利要求20所述的半導體器件，其特徵在於所述底部件包括金屬或金屬合金 材料。
24.如權利要求20所述的半導體器件，其特徵在於所述底部件為所述第二半導體層 提供電連接。
25.如權利要求20所述的半導體器件，其特徵在於進一步包括與所述第二半導體層電接觸並具有可從所述底面連接的引線的第二電極，其中所述第 二電極基本上垂直於所述底面設置；以及設置成隔離所述第二電極與第一半導體層及所述底部件的第二間隔層。
26.如權利要求20所述的半導體器件，其特徵在於進一步包括設置在所述第一半導 體層上的螢光體層，所述螢光體層構成所述半導體器件的所述頂面的至少一部分。
27.如權利要求26所述的半導體器件，其特徵在於進一步包括設置在所述第一半導 體層上的電流擴展層，所述電流擴展層與所述第一半導體層和所述第一電極接觸，並在兩 者之間提供電路徑。
28.如權利要求20所述的半導體器件，其特徵在於進一步包括設置成將所述有源區 發出的光線重定向到所述半導體器件的所述頂面的反射層。
29.如權利要求28所述的半導體器件，其特徵在於所述反射層設置於所述底部件的 與所述第二半導體層相反的底面上。
30.如權利要求28所述的半導體器件，其特徵在於所述反射層設置於所述底部件和 所述第二半導體層之間。
31.如權利要求20所述的半導體器件，其特徵在於進一步包括至少一修改的表面，所 述修改表面構造成提高所述半導體器件的光提取。
32.如權利要求31所述的半導體器件，其特徵在於所述第一半導體層包括修改的表
33.如權利要求31所述的半導體器件，其特徵在於所述第二半導體層包括修改的表
34.如權利要求31所述的半導體器件，其特徵在於所述修改的表面被織構化。
35.如權利要求20所述的半導體器件，其特徵在於所述第一半導體層包括P型層以 及所述第二半導體層包括η型層。
36.如權利要求20所述的半導體器件，其特徵在於所述第一半導體層包括η型層以 及所述第二半導體層包括P型層。
37.如權利要求20所述的半導體器件，其特徵在於所述第一半導體層及所述第二半 導體層和所述有源區包括來自III族氮化物的材料。
38.如權利要求20所述的半導體器件，其特徵在於所述底部件的厚度至少為20μ m。
39.如權利要求20所述的半導體器件，其特徵在於所述底部件的厚度至少為50μ m。
40.一種半導體器件的製造方法，包括 提供生長襯底；在所述生長襯底上生長第一半導體層； 在所述第一半導體層上生長有源區；在所述有源區的與所述第一半導體層相反的表面上生長第二半導體層； 暴露所述第一半導體層的與所述生長襯底相反的一部分； 在所述第二半導體層和所述第一半導體層的暴露部分上形成間隔層； 去除部分的所述間隔層，以使部分的所述第一半導體層和第二半導體層暴露； 在所述間隔層的剩餘部分以及所述第一半導體層和第二半導體層的暴露部分上形成 電極層；去除所述生長襯底；和去除部分的所述電極層來形成第一電極及第二電極，使得所述第一電極與所述第一半 導體層電接觸，且所述第二電極與所述第二半導體層電接觸；所述第一電極及第二電極設 置成彼此電絕緣以及與所述有源區電絕緣。
41.如權利要求40所述的方法，其特徵在於進一步包括改變至少一內表面，以使該表 面的結構可提高所述半導體器件的光提取。
42.如權利要求40所述的方法，其特徵在於進一步包括在所述第一半導體層的與所 述有源區相反的表面上形成反射層。
43.如權利要求40所述的方法，其特徵在於進一步包括在所述第二半導體層上形成 螢光體層。
44.一種半導體器件，所述半導體器件包括 η型半導體層；具有至少一個通孔的P型半導體層；設置於所述η型及ρ型層之間的有源區，所述有源區具有至少一個通孔，其相應於所述 P型層的所述至少一個通孔，使得與所述有源區鄰接的部分所述η型層暴露；具有引線的至少一個P電極，其中在與所述半導體器件的主發射面相反的表面上可以 連接所述至少一個P電極的引線，所述至少一個P電極與所述P型層電連接；以及具有引線的至少一個η電極，其中在與所述主發射面相反的表面上可連接所述至少一 個η電極的引線，所述至少一個η電極與所述η型層電連接；其中所述至少一個P電極及所述至少一個η電極的厚度足以為所述半導體器件提供主 要的機械支承。
45.如權利要求40所述的半導體器件，其特徵在於所述半導體器件是可縮放的。
46.如權利要求40所述的半導體器件，其特徵在於進一步包括η焊盤，所述η焊盤與所述η型層在多個位置接觸以及通過所述通孔接觸，所述η焊盤 在所述η型層及所述η電極之間提供電連接；以及P焊盤，所述P焊盤與所述P型層接觸，所述P焊盤具有至少一個通孔，其相應於所述P 型半導體層的所述至少一個通孔，而且所述P焊盤在所述P型層及所述P電極之間提供電 連接。
47.如權利要求46所述的半導體器件，其特徵在於從所述至少一ρ電極至所述ρ型 層的電路徑通過絕緣的間隔元件進行限制。
48.如權利要求46所述的半導體器件，其特徵在於從所述至少一η電極至所述η型 層的電路徑通過絕緣的間隔元件進行限制。
49.如權利要求46所述的半導體器件，其特徵在於所述η焊盤至少部份地覆蓋所述ρ 焊盤，所述η焊盤與ρ焊盤通過間隔元件電絕緣。
50.如權利要求46所述的半導體器件，其特徵在於所述ρ焊盤至少部份地覆蓋所述η 焊盤，所述P焊盤與η焊盤通過至少一個間隔元件電絕緣。
51.如權利要求46所述的半導體器件，其特徵在於所述ρ焊盤包括反射材料。
52.如權利要求46所述的半導體器件，其特徵在於所述ρ焊盤包括至少一個透明的 導電氧化層。
53.如權利要求46所述的半導體器件，其特徵在於所述ρ焊盤包括具有不同折射率 的透明材料的反射性多層堆迭。
54.如權利要求46所述的半導體器件，其特徵在於所述η焊盤包括反射材料。
55.如權利要求44所述的半導體器件，其特徵在於進一步包括與所述η電極及ρ電 極的所述引線相反地設置的螢光體層，以致於所述螢光體層包含所述主發射面。
56.如權利要求44所述的半導體器件，其特徵在於所述η型層包括構成為提高光提 取的修改表面。
57.如權利要求44所述的半導體器件，其特徵在於所述η型層、所述ρ型層和所述有 源區包括來自III族氮化物的材料。
58.如權利要求44所述的半導體器件，其特徵在於所述至少一ρ電極的厚度至少為 20 μ m以及所述至少一 η電極的厚度至少為20 μ m。
59.如權利要求44所述的半導體器件，其特徵在於所述至少一ρ電極的厚度至少為 50 μ m以及所述至少一 η電極的厚度至少為50 μ m。
全文摘要
本發明涉及一種具有兩個電極(422，424)的無引線接合的半導體器件，所述兩個電極都可從器件的底面接觸。該器件被製成具有兩個電極，它們分別被電連接至相反摻雜的外延層(404，406)中，每個電極的引線具有底面接入點。該種結構允許所述器件由外部的電壓/電流源加偏壓，避免了對在封裝級中必須形成的引線接合或其它類似連接機制的需要。因此，可以在晶圓級製造工序包含這些傳統上在封裝級添加到器件上的特徵部件(例如螢光體層(426)或密封劑)。此外，底面電極的厚度足以為器件提供主要的結構支撐，無需將生長襯底留下作為最終器件的一部份。
文檔編號H01L33/60GK101933166SQ200880124595
公開日2010年12月29日 申請日期2008年9月11日 優先權日2007年11月14日
發明者A·季尼斯, B·科勒, J·艾貝森, M·巴特雷斯, N·W·小梅登多普 申請人:克利公司