可抹除可編程只讀存儲器的結構的製作方法
2023-04-24 04:22:16
專利名稱：可抹除可編程只讀存儲器的結構的製作方法
技術領域：
本發明是有關於一種只讀存儲器(Read-Only Memory，亦稱為ROM)的結構，且特別是有關於一種可抹除可編程只讀存儲器(Erasable Programmable ROM，亦稱為EPROM)的結構。
可抹除可編程只讀存儲器的源極與基底都接地，且控制柵極與漏極在極高的正電壓下時，因為漏極沒有淺摻雜(LDD)的保護，N型漏極與P型基底所形成的PN接合(Junction)，將經歷載子倍增(CarrierMultiplication)的現象，所產生的熱電子除了部分被漏極所收集以外，一部分將橫越(Transverse)浮柵極與介電層，且射入(Inject)浮柵極裡，而將浮柵極」帶電荷」(Charging)。這些由熱電子所提供的電荷將因為周遭介電層的高能障(Potential Barrier)，而無法從浮柵極裡逃離。假如要換存於可抹除可編程只讀存儲單元裡的數據，則需將可抹除可編程只讀存儲單元整個置於紫外線(Ultra-Violet Light)下約數十分鐘，這些陷於浮柵極裡的電子將吸收紫外線能量而從浮柵極裡脫逃，故可完成數據的抹除。
圖1是公知一種可抹除可編程只讀存儲器的上視圖。
請參照圖1，一般的可抹除可編程只讀存儲器由多晶矽控制柵極12、位於基底10與多晶矽控制柵極12間的多晶矽浮柵極(未繪示)，以及基底10內的源/漏極區域所組成，此外，如圖1所示，於可抹除可編程只讀存儲器上還包括與其方向垂直、作為位線(Bit Line)的金屬層14。為了更詳細說明公知的可抹除可編程只讀存儲器的結構，請參照圖2所示。
圖2是依照圖1所示的II-II剖面示意圖。
請參照圖2，公知的可抹除可編程只讀存儲器的結構包括在基底10上的多晶矽控制柵極12、位於基底10與多晶矽控制柵極12間的多晶矽浮柵極202，以及基底10內的源/漏極區域204所組成。此外，通常於控制柵極12上還包括一層金屬層14作為位線。而多晶矽控制柵極12與金屬層14之間通過內層介電層206作隔絕；多晶矽控制柵極12與多晶矽浮柵極202則通過隔離層208作隔絕。而金屬層14與源/漏極區域204之間通過接觸窗210相連。為了更了解金屬層14與浮柵極202的相關位置，請參照圖3所示。
圖3則是依照圖1所示的III-III剖面示意圖。
請參照圖3，由圖1的III-III剖面可觀察到的結構包括多晶矽控制柵極12、位於基底10與多晶矽控制柵極12間的多晶矽浮柵極202。此外，於控制柵極12上還包括金屬層14，且金屬層14覆蓋於浮柵極202正上方。而多晶矽控制柵極12與金屬層14之間通過內層介電層206作隔絕；多晶矽控制柵極12與多晶矽浮柵極202則通過隔離層208作隔絕；兩浮柵極202間以場氧化層212作隔絕。
上述公知的可抹除可編程只讀存儲器結構由於金屬層完全遮蔽浮柵極，而使透光率降低，因此使用紫外線進行數據抹除時，會造成抹除(Erase)效率降低。而且當可抹除可編程只讀存儲器以埋入式EPROM(Embedded EPROM)的型式，也就是所謂的One TimeProgrammable EPROM時，器件中包括的邏輯電路(Logic Circuit)至少具有兩層金屬層，因此公知為防止可抹除可編程只讀存儲器結構和透光率降低，會避免於其上形成金屬假圖形(Dummy Metal)，也就是在可抹除可編程只讀存儲器上沒有第一層以上的金屬層假圖形，故使第一層以上的金屬層在蝕刻過程中和微負載效應(Micro LoadingEffect)的問題更嚴重。而且，公知為了避免上述微負載效應過於嚴重，又會去限制可抹除可編程只讀存儲器的容量(Size)。
本發明的又一目的就是提供一種可抹除可編程只讀存儲器的結構，以增加紫外線抹除效率。
本發明的另一目的就是提供一種可抹除可編程只讀存儲器的結構，以改善公知為避免透光率降低的原因，而使第一層以上的金屬層在蝕刻過程中的微負載效應嚴重的問題。
本發明的另一目的就是提供一種可抹除可編程只讀存儲器的結構，以增加第一層以上金屬層的假圖形布局。
本發明的另一目的就是提供一種可抹除可編程只讀存儲器的結構，以增加可抹除可編程只讀存儲器的容量。
根據上述與其它目的，本發明提供一種可抹除可編程只讀存儲器的結構，包括浮柵極、控制柵極、源/漏極區域、內層介電層、內金屬介電層、第一金屬層與第二金屬層。其配置控制柵極位於浮柵極上；源/漏極區域則位於基底中，且鄰接浮柵極；位於控制柵極上且不遮蔽到浮柵極的是第一金屬層；位於第一金屬層上的第二金屬層只遮蔽部分的浮柵極。另外，位於第一與第二金屬層之間的內金屬介電層可隔絕第一與第二金屬層，而位於控制柵極與第一金屬層之間的內層介電層可隔絕控制柵極與第一金屬層；控制柵極與浮柵極則通過一隔離層作隔絕。此外，還包括連接源/漏極區域與第一金屬層的接觸窗；以及連接第一和第二金屬層的介層窗。
在本發明的較佳實施例中，首先提供一種可抹除可編程只讀存儲器的結構，且於此結構包括浮柵極、控制柵極、源/漏極區域、內層介電層、內金屬介電層以及至少兩層的金屬層，例如第一金屬層與第二金屬層，而一層以上的金屬層是屬於外圍邏輯電路結構中的金屬層。其配置控制柵極位於浮柵極上；源/漏極區域則位於基底中，且鄰接浮柵極；位於控制柵極上且不遮蔽到浮柵極的是第一金屬層；位於第一金屬層上的第二金屬層只遮蔽部分的浮柵極。另外，位於第一與第二金屬層之間的內金屬介電層可隔絕第一與第二金屬層，而位於控制柵極與第一金屬層之間的內層介電層可隔絕控制柵極與第一金屬層；控制柵極與浮柵極則通過一隔離層作隔絕。此外，源/漏極區域與第一金屬層之間還包括電性連接兩者的接觸窗；以及第一和第二金屬層之間電性連接兩者的介層窗。
如上所述，本發明利用外圍邏輯電路的第二層金屬層作為位線取代原本的第一層金屬層，且第二金屬層只遮蔽部分浮柵極，以改善公知金屬層遮蔽浮柵極，而使抹除效率降低的缺點。本發明的結構中的第一層金屬層因為配置於控制柵極上，且不遮蔽浮柵極，因此可增加透光率，進而增加紫外線抹除效率。本發明的結構因為利用外圍邏輯電路的第二層金屬層作為位線，而使第一層以上的金屬層假圖形增加，使蝕刻過程中的微負載效應問題降低。此外，本發明因為增加第一層以上的金屬層假圖形，故可避免公知限制可抹除可編程只讀存儲器容量的問題。
為讓本發明的上述和其它目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明。
為了詳細說明本發明的抹除可編程只讀存儲器中各金屬層與控制柵極(control gate)、浮柵極(floating gate)之間的配置關係，首先，請參照圖4A，包括基底40、基底40上的控制柵極42、位於基底40與控制柵極42間的浮柵極46，以及配置於控制柵極42上且鄰近浮柵極46的第一金屬層44，而且第一金屬層44不覆蓋於浮柵極46的上方，因此可大幅增加可抹除可編程只讀存儲器的透光率。其中，控制柵極42與浮柵極46的材質例如是多晶矽。
而上述結構本發明的前層結構，其後的結構請參照圖4B，一第二金屬層48配置於第一金屬層44上，且位於第一金屬層44上的第二金屬層48與浮柵極46的位置偏移一預定距離，因此第二金屬層48隻遮蔽部分的浮柵極46，可改善公知金屬層遮蔽浮柵極而使抹除(Erase)效率降低的缺點。而且，當此可抹除可編程只讀存儲器作為包括邏輯電路(Logic Circuit)的埋入式可抹除可編程只讀存儲器時，由於器件中至少具有兩層金屬層，所以本發明布局(Layout)中的第二金屬層48可以作為金屬假圖形(Dummy Metal)，因此能在蝕刻形成邏輯電路的第二金屬層時，降低其微負載效應(Micro LoadingEffect)。為了更詳細說明本發明的可抹除可編程只讀存儲器的結構，請參照圖5所示。
圖5是依照圖4B所示的II-II剖面示意圖。
請參照圖5，本發明的結構包括在基底40上的控制柵極42、位於基底40與控制柵極42間的浮柵極46，以及基底40內的源/漏極區域404所組成。而於控制柵極42上還包括一第一金屬層44與作為位線(Bit Line)的第二金屬層48。
而控制柵極42與第一金屬層44之間通過內層介電層(Inter-LayerDielectrics，簡稱ILD)406作隔絕；第一金屬層44與第二金屬層48之間通過內金屬介電層(Inter-Metal Dielectrics，簡稱IMD)414作隔絕；控制柵極42與浮柵極46則通過隔離層408作隔絕，其中隔離層408的材質包括氧化矽-氮化矽-氧化矽層(Oxide-Nitride-Oxide Layer，簡稱ONO Layer)，而第一金屬層44位於控制柵極42上，且不覆蓋於浮柵極46上方；第二金屬層48位於第一金屬層44上，且覆蓋部分浮柵極46。另外，第一金屬層44與源/漏極區域404之間可通過接觸窗410電性相連；第一金屬層44與第二金屬層48之間則可通過介層窗416電性相連。為了更了解第二金屬層48與浮柵極46之相關位置，請參照圖6所示。
圖6是依照圖4B所示的III-III剖面示意圖。
請參照圖6，由圖4B的III-III剖面可觀察到的結構包括控制柵極42，以及位於基底40與控制柵極42間的浮柵極46。而於控制柵極42上還包括作為位線的第二金屬層48，且第二金屬層48位於控制柵極42上，且覆蓋部分浮柵極46。而控制柵極42與第二金屬層48之間通過內層介電層406與內金屬介電層414作隔絕；控制柵極42與浮柵極46則通過隔離層408作隔絕；兩浮柵極46間以場氧化層412作隔絕。
本發明的優點包括下列各點1.本發明利用外圍邏輯電路的第二層金屬層作為位線，取代原本的第一層金屬層，且位於第一金屬層上的第二金屬層只遮蔽部分浮柵極，故可改善公知金屬層遮蔽浮柵極而使抹除效率降低的缺點。
2.本發明的結構中的第一層金屬層因為不會遮蔽浮柵極，因此可大幅增加器件透光率，進而增加紫外線(Ultra-Violet Light)抹除效率。
3.本發明的結構因為利用外圍邏輯電路的第二層金屬層作為位線，而使第一層以上的金屬層假圖形增加，使蝕刻過程中的微負載效應問題降低。
4.本發明因為增加第一層以上的金屬層假圖形，故可避免公知限制可抹除可編程只讀存儲器容量(Size)的問題，故可以增加可抹可編程只讀存儲器的容量。
雖然本發明已以一較佳實施例公開如上，然其並非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和範圍內，當可作些許之更動與潤飾，因此本發明的保護範圍當視權利要求所界定為準。
權利要求
1.一種可抹除可編程只讀存儲器的結構，其特徵在於包括一基底；複數條控制柵極，位於該基底上；複數個浮柵極，位於該基底與該些控制柵極之間；複數個源/漏極區域，位於該基底內並鄰接該些浮柵極；複數條第二金屬層，位於該些控制柵極上並與該些控制柵極方向垂直，且該些第二金屬層遮蔽部分該些浮柵極；複數個第一金屬層，位於該些控制柵極與該些第二金屬層之間，且鄰近該些浮柵極而不覆蓋於該些浮柵極的上方；複數個介層窗，位於該些第一金屬層與該些第二金屬層之間，並連接該些第一金屬層與該些第二金屬層。
2.如權利要求1所述的可抹除可編程只讀存儲器的結構，其特徵在於其中該些控制柵極的材質包括多晶矽。
3.如權利要求1所述的可抹除可編程只讀存儲器的結構，其特徵在於其中該些浮柵極的材質包括多晶矽。
4.如權利要求1所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括一內層介電層位於該些控制柵極與該些第一金屬層之間。
5.如權利要求1所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括一內金屬介電層位於該些第一金屬層與該些第二金屬層之間。
6.如權利要求1所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括複數個接觸窗電性連接該些第一金屬層與該些源/漏極區域。
7.如權利要求1所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括一隔離層位於該些控制柵極與該些浮柵極之間。
8.如權利要求7所述的可抹除可編程只讀存儲器的結構，其特徵在於其中該隔離層的材質包括氧化矽-氮化矽-氧化矽層。
9.一種可抹除可編程只讀存儲器的結構，其特徵在於包括一基底；複數條控制柵極，位於該基底上；複數個浮柵極，位於該基底與該些控制柵極之間；複數個源/漏極區域，位於該基底內並鄰接該些浮柵極；複數條第二金屬層，位於該些控制柵極上，並與該些浮柵極的位置偏移一預定距離，且該些第二金屬層與該些控制柵極方向垂直；複數個第一金屬層，位於該些控制柵極與該些第二金屬層之間，且該些第一金屬層位於該些浮柵極旁而不遮蔽該些浮柵極；複數個介層窗，位於該些第一金屬層與該些第二金屬層之間，並連接該些第一金屬層與該些第二金屬層。
10.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於適於作為埋入式可抹除可編程只讀存儲器。
11.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於其中該些控制柵極的材質包括多晶矽。
12.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於其中該些浮柵極的材質包括多晶矽。
13.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括一內層介電層位於該些控制柵極與該些第一金屬層之間。
14.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括一內金屬介電層位於該些第一金屬層與該些第二金屬層之間。
15.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括複數個接觸窗電性連接該些第一金屬層與該些源/漏極區域。
16.如權利要求9所述的可抹除可編程只讀存儲器的結構，其特徵在於其中還包括一隔離層位於該些控制柵極與該些浮柵極之間。
17.如權利要求16所述的可抹除可編程只讀存儲器的結構，其特徵在於其中該隔離層的材質包括氧化矽-氮化矽-氧化矽層。
全文摘要
一種可抹除且可程序只讀存儲器的結構，包括浮柵極、控制柵極、源/漏極區域、內層介電層、內金屬介電層、第一金屬層與第二金屬層。其配置控制柵極位於浮柵極上；源/漏極區域則位於基底中，且鄰接控制柵極與浮柵極；位於控制柵極上，且不遮蔽到浮柵極的是第一金屬層；而內層介電層位於控制柵極與第一金屬層之間；位於第一金屬層上的第二金屬層遮蔽部分的浮柵極；而內金屬介電層位於第一與第二金屬層之間。此外，還包括連接源/漏極區域與第一金屬層的接觸窗；以及連接第一和第二金屬層的介層窗。
文檔編號H01L27/112GK1466223SQ02140238
公開日2004年1月7日 申請日期2002年7月2日 優先權日2002年7月2日
發明者林明毅, 胡照林 申請人:聯華電子股份有限公司