溝槽肖特基二極體及其製作方法與流程

2023-05-20 09:15:26

本發明屬於半導體器件設計和製造領域，特別是涉及一種溝槽肖特基二極體及其製作方法。

背景技術：

隨著半導體技術的不斷發展，功率器件作為一種新型器件，被廣泛地應用於磁碟驅動、汽車電子等領域。功率器件需要能夠承受較大的電壓、電流以及功率負載。而現有mos電晶體等器件無法滿足上述需求，因此，為了滿足應用的需要，各種功率器件成為關注的焦點。

現有的肖特基二極體一般是貴金屬(金、銀、鋁、鉑等)為正極，以n型半導體為負極，利用二者接觸面上形成的勢壘具有整流特性而製成的金屬-半導體器件。因為n型半導體中存在著大量的電子，貴金屬中僅有極少量的自由電子，所以電子便從濃度高的n型半導體中向濃度低的貴金屬中擴散。顯然，貴金屬中沒有空穴，也就不存在空穴自金屬向n型半導體的擴散運動。隨著電子不斷從n型半導體擴散到貴金屬，n型半導體表面電子濃度逐漸降低，表面電中性被破壞，於是就形成勢壘，其電場方向為n型半導體朝向貴金屬。但在該電場作用之下，貴金屬中的電子也會產生從貴金屬向n型半導體的漂移運動，從而削弱了由於擴散運動而形成的電場。當建立起一定寬度的空間電荷區後，電場引起的電子漂移運動和濃度不同引起的電子擴散運動達到相對的平衡，便形成了肖特基勢壘。

可見，肖特基二極體是基於金屬和半導體接觸的整流特性進行工作的多數載流子器件，具有正向壓降低、反向恢復電流小、開關速度快、噪聲係數小、功耗低等特點，目前廣泛應用於開關電源、變頻器、驅動器等領域。

現有的一種溝槽式肖特基二極體結構如圖1所示，為了有利於說明，圖中各層厚度未按實際比例繪製，並且背晶的金屬層未畫出。該槽式肖特基二極體結構包括n型襯底01、間隔形成於所述n型襯底中的多個溝槽結構，其包括溝槽10、溝槽表面的介質層11以及填充在溝槽內的多晶矽12、位於終端的多個多溝槽壓降環，其包括溝槽20、溝槽表面的介質層21以及填充在溝槽內的多晶矽22，位於多個降壓環表面的終端層間介質層41，以及上金屬電極31。上述的溝槽式肖特基二極體在終端使用多溝槽壓降環設計，在製作的過程中，需要單獨製作終端層間介質層41，且需要光罩層工序在終端製作出保留區域，其工序複雜，成本高。

鑑於以上所述，提供一種可以有效減少工藝步驟，降低製造成本的溝槽肖特基二極體及其製作方法實屬必要。

技術實現要素：

鑑於以上所述現有技術的缺點，本發明的目的在於提供一種溝槽肖特基二極體及其製作方法，用於解決現有技術中溝槽肖特基二極體及其製作方法工序複雜，成本高的問題。

為實現上述目的及其他相關目的，本發明提供一種溝槽肖特基二極體的製作方法，所述製作方法包括：1)提供一矽基底，於所述矽基底中形成多個具有第一寬度的第一溝槽以及至少一個位於終端的具有第二寬度的第二溝槽，所述第二寬度大於所述第一寬度；2)於所述第一溝槽第二溝槽及矽基底的表面形成介質層；3)於所述第一溝槽及第二溝槽中沉積多晶矽，直至填滿所述第一溝槽，然後對所述多晶矽進行平坦化至露出所述矽基底上表面的介質層；4)去除所述矽基底上表面的介質層，露出矽基底的上表面，所述第二溝槽中保留多晶矽及介質層；5)於所述矽基底上表面形成肖特基金屬層，並形成肖特基結；6)製作上金屬電極。

優選地，步驟1)中，通過控制所述第二溝槽的第二寬度以控制所述溝槽肖特基二極體的終端的降壓能力。

優選地，步驟1)中，所述第二寬度不小於3倍的第一寬度。

進一步地，步驟1)中，所述第二寬度為所述第一寬度的5～10倍。

優選地，步驟2)中，採用熱氧化方法於所述第一溝槽第二溝槽及矽基底的上表面形成二氧化矽層，作為介質層，所述二氧化層的厚度為50nm～1000nm。

優選地，步驟4)中，採用溼法腐蝕工藝去除所述矽基底上表面的介質層，藉由所述多晶矽保護的第二溝槽中的介質層被保留。

優選地，步驟5)中，採用快速熱處理方法或爐退火的方法所述肖特基金屬層與所述矽基底的界面形成金屬矽化物，以形成肖特基結；所述肖特基金屬層的材料包括pt、ni、ti、cr、w、mo及co中的一種。

優選地，步驟6)中，所述上金屬電極連接各肖特基結並延伸至所述第二溝槽內，並終止於所述第二溝槽底部的多晶矽上。

本發明還提供一種溝槽肖特基二極體，包括：矽基底，所述矽基底中形成有多個具有第一寬度的第一溝槽以及至少一個位於終端的具有第二寬度的第二溝槽，所述第二寬度大於所述第一寬度；介質層，形成於所述第一溝槽第二溝槽表面；多晶矽層，填充於所述第一溝槽中以及形成於所述第二溝槽的介質層表面；肖特基結，形成於所述第一溝槽之間的矽基底的表面；以及上金屬電極。

優選地，通過控制所述第二溝槽的第二寬度以控制所述溝槽肖特基二極體的終端的降壓能力。

優選地，所述第二寬度不小於3倍的第一寬度。

優選地，所述第二寬度為所述第一寬度的5～10倍。

優選地，所述介質層為二氧化矽層，所述二氧化層的厚度為50nm～1000nm。

優選地，所述多晶矽為n型重摻雜的多晶矽，且所述多晶矽層的摻雜濃度為1019～1021/cm3。

優選地，所述上金屬電極連接各肖特基結並延伸至所述第二溝槽內，並終止於所述第二溝槽底部的多晶矽上。

如上所述，本發明的溝槽肖特基二極體及其製作方法，具有以下有益效果：

1)本發明通過在器件終端設置一個較寬的終端溝槽，並直接利用柵氧化層作為終端層間介質層，從而可以省掉傳統工藝中需要單獨生長終端層間介質層的工序；

2)本發明肖特基勢壘層所需表面使用溼法全刻蝕獲得，可以省掉傳統製作所需要的光罩層以及刻蝕工序，可以顯著節約製造成本。

3)本發明工藝簡單，可以有效提高生產效率，降低製造成本，在半導體器件設計和製造領域具有廣泛的應用前景。

附圖說明

圖1顯示為現有技術中的溝槽肖特基二極體的結構示意圖。

圖2顯示為本發明的溝槽肖特基二極體的製作方法步驟流程示意圖。

圖3～圖10顯示為本發明實施例1的溝槽肖特基二極體的製作方法各步驟所呈現的結構示意圖。

圖11顯示為本發明實施例2的溝槽肖特基二極體的結構示意圖。

元件標號說明

101矽基底

102第一溝槽

103第二溝槽

104介質層

105多晶矽

106肖特基結

107上金屬電極

s11～s16步驟

具體實施方式

以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。

請參閱圖2～圖10。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖示中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。

實施例1

如圖2～圖10所示，本實施例提供一種溝槽肖特基二極體的製作方法，所述製作方法包括：

如圖2～圖4所示，首先進行步驟1)s11，提供一矽基底101，於所述矽基底101中形成多個具有第一寬度的第一溝槽102以及至少一個位於終端的具有第二寬度的第二溝槽103，所述第二寬度大於所述第一寬度，作為示例，可以通過控制所述第二溝槽103的第二寬度以控制所述溝槽肖特基二極體的終端的降壓能力。

作為示例，提供所述矽基底101包括：提供一n型重摻雜的矽基片，於所述矽基片表面形成n型輕摻雜的矽外延層。在本實施例中，所述n型重摻雜的基片的材料為矽，其電阻率不超過0.01歐姆釐米，所述n型輕摻雜的矽外延層的厚度為2.5～30μm之間，濃度為1014～1017/cm3之間。後續的所述第一溝槽102及第二溝槽103均製備於所述矽外層中。

作為示例，採用光刻-刻蝕工藝於所述矽基底101中同時形成多個第一溝槽102以及位於終端的一個第二溝槽103，所述第一溝槽102的寬度為0.2～1μm，深度為2.5～5.0μm，具體地，所述第一溝槽102的寬度為0.5μm，深度為3μm。所述溝槽的平面形狀可以為阱狀、連續的長條狀、不連續的長條狀、或者是密封的矩形環、圓形環等形狀。所述第二溝槽103的寬度不小於3倍的第一寬度，優選為所述第一寬度的5～10倍。在本實施例中，所述第二溝槽103的寬度為所述第一溝槽102寬度的8倍，其寬度範圍為4μm，深度為3μm。

如圖2及圖5所示，接著進行步驟2)s12，於所述第一溝槽102第二溝槽103及矽基底101的表面形成介質層104。

作為示例，步驟2)中，採用熱氧化方法於所述第一溝槽102第二溝槽103及矽基底101的上表面形成二氧化矽層，作為介質層104，所述二氧化層的厚度為50nm～1000nm。位於所述第一溝槽102表面的二氧化矽層作為溝槽型mos管的柵介質材料，位於所述第二溝槽103表面的二氧化矽層作為終端降壓環結構的絕緣介質。因此，所述二氧化矽層的厚度需要綜合考慮mos管的性能以及終端降壓環結構的降壓性能進行設計，以達到最優的配置。在本實施例中，所述二氧化層的厚度為150nm～300nm，這個厚度範圍內的二氧化矽層，即能保證mos管的性能，又能實現較優的終端降壓環結構的降壓性能。

如圖2及圖6～圖7所示，接著進行步驟3)s13，於所述第一溝槽102及第二溝槽103中沉積多晶矽105，直至填滿所述第一溝槽102，然後對所述多晶矽105進行平坦化至露出所述矽基底101上表面的介質層104。

作為示例，所述的多晶矽105為n型重摻雜的多晶矽105，且所述多晶矽105的摻雜濃度為1019～1021/cm3。在本實施例中，所述第一溝槽102被所述多晶矽105填滿，所述第二溝槽103僅在所述二氧化矽層表面型層一層多晶矽105，使所述第二溝槽103的內部具有容置空間。

作為示例，採用機械化學拋光工藝對所述多晶矽105進行平坦化至露出所述矽基底101上表面的介質層104，拋光後，所述第一溝槽102內的和第二溝槽103內的多晶矽105被保留。

如圖2及圖8所示，接著進行步驟4)s14，去除所述矽基底101上表面的介質層104，露出矽基底101的上表面，所述第二溝槽103中保留多晶矽105及介質層104。

作為示例，步驟4)中，採用溼法腐蝕工藝去除所述矽基底101上表面的介質層104，藉由所述多晶矽105保護的第二溝槽103中的介質層104被保留。具體地，對所述矽基底101進行溼法全腐蝕，裸露於所述矽基底101的上表面的介質層104會被腐蝕去除，而位於所述第一溝槽102內以及第二溝槽103內的介質層104由於表面被多晶矽105覆蓋保護，會被保留下來。

如圖2及圖9所示，然後進行步驟5)s15，於所述矽基底101上表面形成肖特基金屬層，並形成肖特基結106。

作為示例，採用快速熱處理方法或爐退火的方法所述肖特基金屬層與所述矽基底101的界面形成金屬矽化物，以形成肖特基結106。所述肖特基金屬層的材料為pt、ni、ti、cr、w、mo及co中的一種。在本實施例中，於所述矽基底101表面通過濺射工藝澱積一定厚度的pt，然後採用快速熱處理方法或爐退火的方法使pt和矽基底101裸露的表面形成金屬矽化物，從而形成肖特基結106。

如圖2及圖10所示，然後進行步驟6)s16，製作上金屬電極107。

作為示例，採用濺射、蒸鍍等方法或其結合於所述矽基底101表面形成電極層，所述電極層包括tin/alsicu/tin/ti/ni/ag疊層、tin/alsicu疊層、tin/alcu/tin/ti/ni/ag疊層、tin/alcu疊層、tin/alsi疊層或tin/al疊層中的一種。

作為示例，步驟6)中，所述上金屬電極107連接各肖特基結106並延伸至所述第二溝槽103內，並終止於所述第二溝槽103底部的多晶矽105上。

接著進行步驟7)，從背面將所述矽基片減薄至30微米至600微米之間。

最後進行步驟8)，於所述矽基片背面澱積ti/ni/ag等多層金屬膜，加熱合金化後形成背面電極，從而完成器件基本工藝製作步驟。

如圖10所示，本實施例還提供一種溝槽肖特基二極體，包括：矽基底101，所述矽基底101中形成有多個具有第一寬度的第一溝槽102以及至少一個位於終端的具有第二寬度的第二溝槽103，所述第二寬度大於所述第一寬度；介質層104，形成於所述第一溝槽102第二溝槽103表面；多晶矽105層，填充於所述第一溝槽102中以及形成於所述第二溝槽103的介質層104表面；肖特基結106，形成於所述第一溝槽102之間的矽基底101的表面；以及上金屬電極107。

作為示例，所述矽基底101包括一n型重摻雜的矽基片以及位於所述矽基片表面的n型輕摻雜的矽外延層。在本實施例中，所述n型重摻雜的矽基片的電阻率不超過0.01歐姆釐米，所述n型輕摻雜的矽外延層的厚度為2.5～30μm之間，濃度為1014～1017/cm3之間。後續的所述第一溝槽102及第二溝槽103均製備於所述矽外層中。

作為示例，通過控制所述第二溝槽103的第二寬度以控制所述溝槽肖特基二極體的終端的降壓能力。作為示例，所述第一溝槽102的寬度為0.2～1μm，深度為2.5～5.0μm，具體地，所述第一溝槽102的寬度為0.5μm，深度為3μm。所述溝槽的平面形狀可以為阱狀、連續的長條狀、不連續的長條狀、或者是密封的矩形環、圓形環等形狀。所述第二溝槽103的寬度不小於3倍的第一寬度，優選為所述第一寬度的5～10倍。在本實施例中，所述第二溝槽103的寬度為所述第一溝槽102寬度的8倍，其寬度範圍為4μm，深度為3μm。

作為示例，所述介質層104為二氧化矽層，所述二氧化層的厚度為50nm～1000nm。位於所述第一溝槽102表面的二氧化矽層作為溝槽型mos管的柵介質材料，位於所述第二溝槽103表面的二氧化矽層作為終端降壓環結構的絕緣介質。因此，所述二氧化矽層的厚度需要綜合考慮mos管的性能以及終端降壓環結構的降壓性能進行設計，以達到最優的配置。在本實施例中，所述二氧化層的厚度為150nm～300nm，這個厚度範圍內的二氧化矽層，即能保證mos管的性能，又能實現較優的終端降壓環結構的降壓性能。

作為示例，所述上金屬電極107連接各肖特基結106並延伸至所述第二溝槽103內，並終止於所述第二溝槽103底部的多晶矽105上。所述上金屬電極107的材料包括tin/alsicu/tin/ti/ni/ag疊層、tin/alsicu疊層、tin/alcu/tin/ti/ni/ag疊層、tin/alcu疊層、tin/alsi疊層或tin/al疊層中的一種。

作為示例，所述矽基片背面還製備有包括ti/ni/ag等多層金屬膜的金屬矽化物。

實施例2

如圖11所示，本實施例提供一種溝槽肖特基二極體的製作方法，其基本步驟如實施例1，其中，與實施例1的不同之處在於，所述第二溝槽103的第二寬度為所述第一寬度的3～5倍，步驟3)s13於所述第一溝槽102及第二溝槽103中沉積多晶矽105，直至填滿所述第一溝槽102及所述第二溝槽103，即所述多晶矽105同時填滿了所述第一溝槽102以及第二溝槽103，所述上金屬電極107直接終止於所述第二溝槽103的多晶矽105表面上。

如圖11所示，本實施例還提供一種溝槽肖特基二極體，其基本結構如實施例1，其中，與實施例1的不同之處在於，所述第二溝槽103的第二寬度為所述第一寬度的3～5倍，所述多晶矽105同時填滿了所述第一溝槽102以及第二溝槽103，所述上金屬電極107直接終止於所述第二溝槽103的多晶矽105表面上。

如上所述，本發明的溝槽肖特基二極體及其製作方法，具有以下有益效果：

1)本發明通過在器件終端設置一個較寬的終端溝槽，並直接利用柵氧化層作為終端層間介質層104，從而可以省掉傳統工藝中需要單獨生長終端層間介質層104的工序；

2)本發明肖特基勢壘層所需表面使用溼法全刻蝕獲得，可以省掉傳統製作所需要的光罩層以及刻蝕工序，可以顯著節約製造成本。

3)本發明工藝簡單，可以有效提高生產效率，降低製造成本，在半導體器件設計和製造領域具有廣泛的應用前景。

所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。

上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。