電壓調節裝置及其控制方法
2023-05-25 09:28:56
電壓調節裝置及其控制方法
【專利摘要】本發明提供一種電壓調節裝置及其控制方法，電壓調節裝置至少包括輸出單元、電流感測單元、控制單元、電晶體驅動單元以及脈寬調變單元。輸出單元輸出輸出訊號，輸出單元具有第一電晶體、第二電晶體及儲能元件，第二電晶體分別與第一電晶體及儲能元件電性連接。電流感測單元電性連接儲能元件的第一端及第二端。控制單元分別與電流感測單元及輸出單元電性連接。電晶體驅動單元與輸出單元對應設置，並分別與控制單元及輸出單元電性連接。脈寬調變單元分別與控制單元及電晶體驅動單元電性連接。本發明的電壓調節裝置及其控制方法不僅不會產生額外的損耗而導致其整體效率降低，當然，也不會產生時間延遲而降低電壓調節裝置的反應時間。
【專利說明】電壓調節裝置及其控制方法
【技術領域】
[0001]本發明是有關於一種電壓調節裝置及其控制方法。
【背景技術】
[0002]一般而言，電腦系統內的中央處理器(CPU)的電源並不是直接由電源供應器所提供，主要原因是CPU所需的核心電壓(Vcore)是按照其負載的大小而不斷改變，因此，CPU所需的核心電壓可能瞬間變高或變低，而一般的電源供應器是無法直接對如此突如其來的改變作出反應的。為了解決此問題，主板上設有專為CPU供電的電壓調整模塊(VoltageRegulator Module，VRM)用以對CPU進行供電。其中，電壓調整模塊能接收來自CPU的回授訊號，並按此訊號將電壓進行調整，不會因電流突如其來的改變而使電壓驟變，影響CPU的運作。
[0003]一般情況下，當電壓調整模塊的輸出電流在例如20A以上時(CPU重載時)，電壓調整模塊都是運作於連續電流模式(Continuous Current Mode, CCM)模式，因此，輸出電流的波形是連續的三角波。不過，當提供給CPU的負載電流由重載變為輕載而瞬間降低至輸出電流的一半以下時，則電壓調整模塊會產生負向的電流(與原輸出電流方向相反的電流)，此負向的電流將造成電路額外的損耗而導致電壓調整模塊的整體效率降低。另外，當負向的電流由負向的最低點上升到達0安培時會具有時間上的延遲，此時間的延遲將使電壓調整模塊需要更多額外的反應時間才可提供正向的輸出電流給CPU，造成電壓調整模塊的反應速度變慢。
【發明內容】
[0004]本發明提供一種電壓調節裝置，至少包括輸出單元、電流感測單元、控制單元、電晶體驅動單元以及脈寬調變單元。輸出單元輸出輸出訊號，輸出單元具有第一電晶體、第二電晶體及儲能元件，第二電晶體分別與第一電晶體及儲能元件電性連接。電流感測單元電性連接儲能元件的第一端及第二端。控制單元分別與電流感測單元及輸出單元電性連接。電晶體驅動單元與輸出單元對應設置，並分別與控制單元及輸出單元電性連接。脈寬調變單元分別與控制單元及電晶體驅動單元電性連接。
[0005]本發明還提供一種電壓調節裝置的控制方法，電壓調節裝置至少具有輸出單元、電流感測單元、控制單元、脈寬調變單元以及電晶體驅動單元，輸出單元輸出輸出訊號，輸出單元具有第一電晶體、第二電晶體及儲能元件，第二電晶體分別與第一電晶體及儲能元件電性連接，電流感測單元電性連接儲能元件的第一端及第二端，控制單元分別與電流感測單元、輸出單元、脈寬調變單元以及電晶體驅動單元電性連接，控制方法包括:由電流感測單元感測流過輸出單元的儲能元件的電流；以及當電流感測單元感測流過輸出單元的儲能元件的電流為負值時，由控制單元對應控制輸出單元的第一電晶體及第二電晶體截止，以截止儲能元件的負向電流。
[0006]承上所述，本發明的電壓調節裝置及其控制方法不僅不會產生額外的損耗而導致其整體效率降低，當然，也不會產生時間延遲而降低電壓調節裝置的反應時間。
【專利附圖】
【附圖說明】
[0007]圖1所示為依據本發明第一實施例的一種電壓調節裝置的示意圖；
[0008]圖2所示為依據圖1的電壓調節裝置的控制方法的步驟流程圖；
[0009]圖3所示為依據圖1的電壓調節裝置的控制方法的另一步驟流程圖；
[0010]圖4所示為依據本發明第二實施例的一種電壓調節裝置的示意圖。
【具體實施方式】
[0011]以下將參考相關附圖，說明依據本發明較佳實施例的電壓調節裝置及其控制方法，其中相同的元件將以相同的參考符號加以說明。
[0012]請參考圖1，所示為依據本發明較佳實施例的一種電壓調節裝置1的示意圖。
[0013]電壓調節裝置1包括輸出單元11、電流感測單元12、控制單元13、脈寬調變單元14及電晶體驅動單元15。
[0014]輸出單兀11輸出輸出訊號，在本實施例中，輸出單兀11的數量為一，因此，輸出訊號為單相電壓、電流。其中，輸出單元11具有第一電晶體T1、第二電晶體T2、儲能元件L及電容C，第二電晶體T2分別與第一電晶體T1及儲能元件L電性連接。第一電晶體T1或第二電晶體T2可分別為功率電晶體，並例如為PM0S (金屬氧化物半導體)或NM0S功率電晶體。於此，第一電晶體T1及第二電晶體T2是以PM0S功率電晶體為例，而儲能元件L是以電感為例。另外，儲能元件L可用來儲能,當電流通過時可將電能暫時儲存起來，在電流不足時再將電能釋放，以達到穩定電流的目的。此外，電容C具有儲存電能及濾波的功能，用以確保穩定供電給CPU。
[0015]第一電晶體T1的柵極接收電晶體驅動單元15輸出的第一驅動訊號S1，而其漏極(Drain)連接至電壓Vcc,其源極(Source)連接至儲能元件L的第一端及第二電晶體T2的漏極。另外，第二電晶體T2的柵極接收由電晶體驅動單元15輸出的第二驅動訊號S2，其漏極連接至第一電晶體T1的源極及儲能元件L的第一端，而其源極連接至接地端。此外，電容C連接於儲能元件L的第二端及輸出端而輸出端\可提供核心電壓給CPU。
[0016]控制單元13分別與電流感測單元12、脈寬調變單元14、電晶體驅動單元15及輸出單元11電性連接，而脈寬調變單元14分別與控制單元13及輸出單元11電性連接，且電晶體驅動單元15分別與控制單元13、脈寬調變單元14及輸出單元11電性連接。其中，電晶體驅動單元15與輸出單元11對應設置，並對應驅動輸出單元11。舉例而言，當控制單元13產生對應的控制訊號控制脈寬調變單元14時，脈寬調變單元14可產生例如脈寬調變訊號PWM控制電晶體驅動單元15，使電晶體驅動單元15對應輸出第一驅動訊號S1及第二驅動訊號S2控制輸出單元11的第一電晶體T1及第二電晶體T2，使得輸出單元11可輸出電流I至輸出端Vy以供應CPU所需電流。其中，控制單元13可通過增加脈寬調變訊號PWM的脈寬來提高電流I，以供應CPU重載時所需。另外，當CPU處於輕載時，控制單元13也可通過減少脈寬調變訊號PWM的脈寬來降低輸出電流I，以供應CPU輕載時所需。
[0017]電流感測單元12電性連接儲能元件L的第一端及第二端，即電流感測單元12跨接於儲能元件L，並可感測流過輸出單元11的儲能元件L的電流I，以使控制單元13產生對應的控制訊號控制脈寬調變單元14或電晶體驅動單元15，進而控制輸出單元11。於此，是定義由儲能元件L的第一端流向第二端(及輸出端％)的電流I的方向為正，而由儲能元件L的第二端流向儲能元件L的第一端的電流方向為負。
[0018]當電流感測單元12感測流過輸出單元11的儲能元件L的電流為負值時,控制單元13控制輸出單元11的第一電晶體T1及第二電晶體T2截止，以截止儲能元件L的負向電流，使輸出單元11的儲能元件L不會產生負向電流而由儲能元件L的第一端流到其第二端，並通過第二電晶體T2的漏極、源極而流至接地端。
[0019]以下，請參考圖1、圖2、圖3，其中圖2及圖3分別為圖1的電壓調節裝置的控制方法的步驟示意圖。
[0020]於正常操作情況下，如步驟P1所示:由電流感測單元12感測流過輸出單元11的儲能元件L的電流I ;如步驟P2所示:當感測到的電流I為正電流時(I > 0)，則進行步驟P3:正常操作。正常操作為脈寬調變單元14產生脈寬調變訊號PWM控制電晶體驅動單元15驅動第一電晶體T1及第二電晶體T2輸出電流I至輸出端以正常供電給CPU。於此，驅動單兀15輸出的第一驅動訊號S1為高準位，且輸出的第二驅動訊號S2為低準時,第一電晶體T1導通，第二電晶體T2截止，而電壓Vcc可通過第一電晶體T1及儲能元件L提供正向的電流I給輸出端％。
[0021]再者，當感測到的電流I為負電流時(I < 0)，則可進行步驟P41 (圖2)或P42 (圖3)，進而控制第一電晶體T1及第二電晶體T2截止(步驟P43)。
[0022]如圖2所示，步驟P41及P43為:由控制單元13控制脈寬調變單元14產生截止訊號控制電晶體驅動單元15，進而控制第一電晶體T1及第二電晶體T2截止。於此，控制單元13可控制脈寬調變單元14產生脈寬調變訊號PWM控制電晶體驅動單元15，電晶體驅動單兀15輸出的截止訊號包含第一驅動訊號S1及第二驅動訊號S2,且第一驅動訊號S1為低準位，而第二驅動訊號S2也為低準位，第一驅動訊號S1 (低準位)使第一電晶體T1截止，第二驅動訊號S2 (低準位)也使第二電晶體T2截止，則流過儲能元件1的負向的電流I就不會由第二電晶體T2的漏極、源極而流入接地端(沒有負向的電流迴路)，故不會產生負向電流，使電壓調節裝置1操作於二極體仿真模式(d1de-emulat1n-mode, DEM)。接著，於下一供電周期時重複上述控制步驟。
[0023]或者，如圖3所示，步驟P42及P43為:控制單元13停用(disable)電晶體驅動單元15，進而控制第一電晶體T1及第二電晶體T2截止。換言之，控制單元13可產生禁能(disable)訊號停用電晶體驅動單元15，使電晶體驅動單元15無法輸出第一驅動訊號S1及第二驅動訊號S2，故第一電晶體T1及第二電晶體T2截止，因此，儲能元件L的負向的電流I就不會通過第二電晶體T2的漏極、源極而流入接地端，故不會產生負向電流。接著，於下一供電周期時重複上述控制步驟。
[0024]承上，由於電壓調節裝置1不會產生負向電流，故不會產生額外的損耗而導致其整體效率降低，也不會產生時間延遲而降低電壓調節裝置1的反應時間。
[0025]另外，請參考圖4所示，其為本發明另一較佳實施例的一種電壓調節裝置2的示意圖。
[0026]電壓調節裝置2與上述的電壓調節裝置1主要的不同在於，電壓調節裝置2具有多個輸出單元21a、21b…、21η及多個電晶體驅動單元25a、25b、…、25η，且輸出單元21a、21b…、21η分別與電晶體驅動單元25a、25b、…、25η對應設置，並對應驅動電晶體驅動單元25a、25b、…、25η。其中，各輸出單元21a、21b…、21η的技術特徵分別與上述的輸出單元11相同，而電晶體驅動單元25a、25b、…、25η的技術特徵分別與上述的電晶體驅動單元15相同，於此將不再贅述。
[0027]電壓調節裝置2還包括電流感測單元22、控制單元23及脈寬調變單元24。電流感測單元22、控制單元23及脈寬調變單元24分別與上述電壓調節裝置1的電流感測單元12、控制單元13及脈寬調變單元14具有相同的技術特徵，於此也將不再贅述。
[0028]輸出單兀21a、21b…、21η可分別輸出不同相位的輸出訊號，例如但不限於輸出3相(相間相差120度)、8相(相間相差45度)或16相(相間相差22.5度)，或其它相數的輸出訊號，並不加以特別限定。另外，電流感測單元22分別與各個輸出單元21a、21b…、21η的儲能元件L的第一端及第二端電性連接，並可分別感測流過各個輸出單元21a、21b-、21n的儲能元件L的電流I，以使控制單元23可產生對應的控制訊號控制脈寬調變單元24或對應控制電晶體驅動單元25a、25b?"、25n，進而對應控制輸出單元21a、21b?"、21n。舉例而言，當控制單元23產生對應的控制訊號控制脈寬調變單元24時，脈寬調變單元24可產生例如脈寬調變訊號PWM1對應控制電晶體驅動單元25a，使電晶體驅動單元25a對應輸出第一驅動訊號S1及第二驅動訊號S2控制輸出單元21a的第一電晶體T1及第二電晶體T2，使得輸出單元21a可輸出電流I至輸出端Vra，以供應CPU所需電流。
[0029]當電流感測單元22感測流過各輸出單元21a、21b…、21η的儲能元件L的電流為負值時，則控制單元23將控制對應的輸出單元21a、21b…、21η的第一電晶體Τ1及第二電晶體Τ2截止，以截止儲能元件L的負向電流，使儲能元件L不會產生負向電流，因此，不會產生額外的損耗而導致電壓調節裝置2的整體效率降低，也不會產生時間延遲而降低電壓調節裝置2的反應時間。
[0030]此外，電壓調節裝置2及其控制方法的其它技術特徵可參照上述的電壓調節裝置1及其控制方法，於此不再贅述。
[0031]雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬【技術領域】中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視權利要求書所界定者為準。
【權利要求】
1.一種電壓調節裝置，其特徵在於，至少包括: 輸出單元，輸出輸出訊號，上述輸出單元具有第一電晶體、第二電晶體及儲能元件，上述第二電晶體分別與上述第一電晶體及上述儲能元件電性連接； 電流感測單元，電性連接於上述儲能元件，用以感測上述儲能元件的電流； 控制單元,分別與上述電流感測單元及上述輸出單元電性連接； 電晶體驅動單元，電性連接於上述控制單元及上述輸出單元；以及 脈寬調變單元，分別與上述控制單元及上述電晶體驅動單元電性連接， 其中，上述控制單元依據上述電流感測單元所感測的電流，選擇性地控制上述第一電晶體及上述第二電晶體。
2.根據權利要求1所述的電壓調節裝置，其特徵在於，其中當上述電流感測單元感測流過上述儲能元件的電流為負值時，上述控制單元通過控制上述脈寬調變單元產生截止訊號控制上述電晶體驅動單元，進而控制上述第一電晶體及上述第二電晶體截止。
3.根據權利要求1所述的電壓調節裝置，其特徵在於，其中當上述電流感測單元感測流過上述儲能元件的電流為負值時，上述控制單元通過停用上述電晶體驅動單元，進而控制上述第一電晶體及上述第二電晶體截止。
4.根據權利要求1所述的電壓調節裝置，其特徵在於，其中當上述輸出單元的數量為多個時，上述這些輸出單元分別輸出不同相位的輸出訊號，上述電流感測單元分別與各上述輸出單元的上述儲能元件電性連接，並分別感測流過各上述輸出單元的上述儲能元件的電流。
5.一種電壓調節裝置的控制方法，其特徵在於，上述電壓調節裝置至少具有輸出單元、電流感測單元、控制單元、脈寬調變單元以及電晶體驅動單元，上述輸出單元輸出輸出訊號，上述輸出單元具有第一電晶體、第二電晶體及儲能元件，上述第二電晶體分別與上述第一電晶體及上述儲能元件電性連接，上述電流感測單元電性連接上述儲能元件，上述控制單元分別與上述電流感測單元、上述輸出單元、上述脈寬調變單元以及上述電晶體驅動單元電性連接，上述控制方法包括: 由上述電流感測單元感測流過上述輸出單元的上述儲能元件的電流；以及 當上述電流感測單元感測流過上述輸出單元的上述儲能元件的電流為負值時，由上述控制單元對應控制上述輸出單元的上述第一電晶體及上述第二電晶體截止，以截止上述儲能元件的負向電流。
6.根據權利要求5所述的控制方法，其特徵在於，其中於控制上述輸出單元的上述第一電晶體及上述第二電晶體截止的步驟中，由上述控制單元控制上述脈寬調變單元產生截止訊號控制對應的電晶體驅動單元，進而控制上述第一電晶體及上述第二電晶體截止。
7.根據權利要求5所述的控制方法，其特徵在於，其中於控制上述輸出單元的上述第一電晶體及上述第二電晶體截止的步驟中，是由上述控制單元停用上述電晶體驅動單元，進而控制上述第一電晶體及上述第二電晶體截止。
8.根據權利要求5所述的控制方法，其特徵在於，其中當上述輸出單元的數量為多個時，上述這些輸出單元分別輸出不同相位的輸出訊號，上述電流感測單元分別感測流過各上述輸出單元的上述儲能元件的電流。
【文檔編號】G06F1/26GK104252213SQ201310258305
【公開日】2014年12月31日 申請日期:2013年6月26日 優先權日:2013年6月26日
【發明者】林怡朋 申請人:華碩電腦股份有限公司