用於在盤驅動器接口之間共享中斷的方法和設備的製作方法
2023-05-02 10:43:46
專利名稱：用於在盤驅動器接口之間共享中斷的方法和設備的製作方法
技術領域：
本發明屬於計算機系統領域。更具體而言，本發明屬於在盤驅動器控制器之間共享中斷的領域。
背景技術：
計算機系統典型地包括一個或多個盤驅動器裝置。這些驅動器裝置通過控制器耦合於系統，該控制器典型地被嵌入系統晶片集。通常，兩個驅動器裝置可由單個控制器來支持。被耦合於控制器的每個驅動器可通過使中斷線成為確立的(asserted)來發送(signal)中斷給控制器。被耦合於控制器的兩個驅動器共享單個中斷線。一旦中斷已被發送，則在微處理器上運行的中斷處理機例行程序確定哪個驅動器確立中斷線。
許多計算機系統提供兩個驅動器控制器，其提供對總共四個驅動器的支持。一個中斷被提供給每個驅動器控制器。大多數計算機系統留出(setaside)兩個中斷用於硬驅動器支持。為這些系統所寫的軟體預期僅這兩個中斷將被指定給硬驅動器控制器。
在提高系統性能並減小系統成本的努力中，新的驅動器接口技術正被發展。新出現的驅動器接口技術將需要與上述的當前驅動器控制器共存。問題在於，為了使較新的技術與當前的驅動器控制器共存，驅動器控制器將需要附加的中斷，或者將需要用於共享所述兩個可用中斷的技術。為了支持新技術並避免改變軟體的大的已建立的基礎，較為理想的是提供用於在較新和當前的驅動器控制器之間共享中斷的電路。
附圖簡述從以下給出的詳述和本發明實施例的附圖將較全面地理解本發明，然而，該附圖不應被用於將本發明局限於所述特定的實施例，而僅僅是為了說明和理解。
圖1是一個計算機系統的方塊圖，該系統包括被耦合於並行盤驅動器互連和串行盤驅動器互連兩種的盤驅動器控制器單元。
圖2是包括並行盤驅動器控制器和串行盤驅動器控制器的盤驅動器控制器單元的一個實施例的方塊圖。
圖3是中斷調節邏輯單元的一個實施例的方塊圖。
圖4是中斷調節邏輯單元的附加實施例的方塊圖。
圖5是中斷調節邏輯單元的另一個實施例的方塊圖。
圖6是中斷調節邏輯單元的進一步實施例的方塊圖。
圖7是用於在兩個盤驅動器控制器之間共享中斷的方法的一個實施例的流程圖。
詳述用於在並行存儲裝置接口的控制器和串行存儲裝置接口的控制器之間共享中斷的設備包括中斷調節電路，如果沒有存儲裝置被耦合於並行存儲裝置接口，則該電路屏蔽來自並行存儲裝置接口的中斷信號。沒有存儲裝置被耦合於並行存儲裝置接口時對並行存儲裝置接口中斷的屏蔽允許用於串行存儲裝置接口的控制器共享傳統上被指定給並行存儲裝置接口的中斷。
儘管以下實施例描述了硬碟控制器和接口，其它實施例有可能使用用於其它類型的存儲裝置的控制器和接口，所述存儲裝置包括但不局限於光學驅動器、磁帶驅動器、軟盤驅動器等。
圖1是系統100的方塊圖，該系統包括被耦合於系統邏輯裝置120的處理器110。系統邏輯裝置被進一步耦合於圖形控制器130和系統存儲器140。系統邏輯裝置120亦被耦合於系統輸入/輸出集線器150。系統輸入/輸出集線器150包括驅動器控制器單元200，其將在以下結合圖2被較全面地討論。驅動器控制器單元200通過並行盤驅動器互連165耦合於盤驅動器160。盤驅動器控制器單元200亦通過串行盤驅動器互連175耦合於盤驅動器170。盤驅動器160對該示例實施例是任選的。
圖2是包括盤驅動器控制器單元200的方塊圖。盤驅動器控制器單元200包括並行盤驅動器控制器210和串行盤驅動器控制器220。串行盤驅動器控制器220藉助串行盤驅動器互連175和串行盤驅動器接口250耦合於盤驅動器170。並行盤驅動器控制器210藉助並行盤驅動器互連165和並行盤驅動器接口240耦合於盤驅動器160。並行盤驅動器互連165包括多個地址/數據/控制線166和一個並行盤驅動器中斷信號167。當盤驅動器160不將並行盤驅動器中斷信號167驅動到邏輯上低的電壓電平時，並行盤驅動器中斷信號167通過電阻器260提拉到邏輯高的電壓電平VCC。如果盤驅動器160未被安裝，則並行盤驅動器中斷信號167被提拉到VCC。
盤驅動器控制器單元亦包括中斷調節邏輯單元(ICL)230。ICL 230從串行盤驅動器控制器220接收並行盤驅動器中斷信號167和中斷未決(pending)信號221。在該示例實施例中，串行盤驅動器互連175不具有專用的中斷線。中斷是通過在串行盤驅動器互連175上遞送的中斷消息從盤驅動器170傳送到串行盤驅動器控制器220的。當在串行盤驅動器控制器220處接收中斷消息時，串行盤驅動器控制器220確立中斷未決信號221。
當盤驅動器160未被安裝時，ICL 230用於阻塞並行盤驅動器中斷信號167。如果盤驅動器160被安裝，則並行盤驅動器中斷信號167被傳遞到並行盤驅動器控制器中斷輸入231。ICL亦將中斷未決信號221傳遞直到並行盤驅動器控制器中斷輸入231。當沒有驅動器被耦合於並行盤驅動器接口240時，通過阻塞並行盤驅動器中斷信號167，ICL230允許串行盤驅動器控制器220共享並行盤驅動器控制器中斷輸入231。
沒有ICL，則僅當盤驅動器160和170被安裝時中斷共享是可能的。這是因為當沒有驅動器被安裝時，並行盤驅動器中斷信號167被拉到確立的狀態。通過在系統中斷控制器處屏蔽中斷，典型的現有計算機系統處理在沒有驅動器被安裝時確立的盤驅動器中斷信號。然而當多於一個的盤驅動器控制器共享中斷時，在系統中斷控制器處簡單地屏蔽中斷將使得不可能共享。
圖3是ICL 230的一個實施例的方塊圖。ICL 230包括AND門233、OR門234和屏蔽寄存器232。當計算機系統100被首先啟動時，作為在處理器110上運行的軟體代理(software agent)的系統基本輸入/輸出系統(BIOS)輪詢盤驅動器接口以確定哪些盤驅動器被安裝。
儘管當前實施例描述了BIOS輪詢盤驅動器接口以確定哪些盤驅動器被安裝，其它實施例也是可能的，其中在硬體中實施的狀態機進行輪詢操作而無需軟體幹預。
如果沒有發現驅動器被耦合於並行盤驅動器接口240，則BIOS將「1」寫給屏蔽寄存器232。屏蔽寄存器的值被顛倒並被遞送給AND門233的一個輸入。AND門233的另一個輸入接收並行盤驅動器中斷信號167。當屏蔽寄存器232包含「1」時，AND門233的輸出將總是示出「0」，由此屏蔽並行盤驅動器中斷167。當屏蔽寄存器232包含「0」時，則由並行盤驅動器中斷信號167遞送給AND門233的無論什麼值被傳遞到OR門234。因此，ICL 230將總是把中斷未決信號221傳遞給並行盤驅動器控制器中斷輸入231，並且僅當BIOS已檢測到驅動器被耦合於並行盤驅動器接口240且屏蔽寄存器未被置位時，將把並行盤驅動器中斷信號167傳遞給並行盤驅動器控制器中斷輸入231。
圖4是ICL單元的另一個實施例的方塊圖。該示例實施例可與在以上結合圖3討論的實施例互換地使用。圖4是ICL 400以八位解碼器410為基礎。解碼器410在其輸入C處從串行盤驅動器控制器220接收中斷未決信號221。B輸入接收並行盤驅動器中斷信號167。A輸入接收觸發器430的反相輸出。如果BIOS未能檢測到被耦合於並行盤驅動器接口240的盤驅動器，則「1」通過屏蔽信號431遞送給觸發器430。在該值在屏蔽信號431上遞送期間寫信號432被用於鍾控。
如果在並行盤驅動器接口上沒有檢測到驅動器，則解碼器410的A輸入將從觸發器430接收「0」。當A輸入接收「0」並且並行盤驅動器中斷167被確立時，沒有一個被耦合於OR門420的解碼器輸出將成為確立的。因此，並行盤驅動器中斷167被屏蔽。不論何時當中斷未決信號221被確立時，被耦合於OR門420的解碼器輸出之一被保證成為確立的。以這種方式，來自串行盤驅動器控制器220的中斷未決信號221總是被傳遞到並行盤驅動器控制器中斷輸入231，並且僅當BIOS已檢測到並行盤驅動器接口240上盤驅動器的存在時，並行盤驅動器中斷167被轉到並行盤驅動器控制器中斷輸入上。
圖5是ICL單元的附加實施例的方塊圖。圖5的ICL 500以動態隨機存取存儲器查詢表(LUT)510為基礎。LUT 510包括可通過CPU訪問路徑515訪問處理器110的寫埠512。BIOS可使適當的值被寫到LUT 510中，其中該值基於BIOS是否已檢測到被耦合於並行盤驅動器接口240的盤驅動器。在LUT 510中存儲的值通過地址輸入A1和A0來訪問。A1和A0輸入分別被耦合於並行盤驅動器中斷信號167和中斷未決信號221。被置於輸出513上的值依賴於A1和A0輸入的狀態。通過用適當的值來編程LUT 510，LUT 510可防止並行盤驅動器中斷信號167被轉到並行盤驅動器控制器中斷輸入231上，除非已在並行盤驅動器接口240上檢測到盤驅動器。此外，LUT 510將允許中斷未決信號221總是被轉到並行盤驅動器控制器中斷輸入231上。
圖6是基於只讀存儲器(ROM)610的ICL的進一步實施例的方塊圖。ICL 600包括ROM 610和觸發器630。圖6的ICL 600以與圖5的基於LUT的實施例基本上相同的方式工作。然而，由於ROM 610必須在系統操作之前被編程並且因為BIOS不能改變ROM 610的值，觸發器630被用於操縱提供給ROM 610的地址輸入的值，從而根據BIOS是否已檢測到被耦合於並行盤驅動器接口240的盤驅動器來訪問不同的存儲單元。如果沒有盤驅動器被檢測到，則BIOS遞送「1」給輸入到觸發器630的屏蔽631。「1」通過寫信號632被控鍾輸入到觸發器630中。觸發器630的輸出與中斷未決信號221和並行盤驅動器中斷信號167一起被遞送給ROM 610的地址輸入。適當的數據從ROM 610的輸出612被驅動到並行盤驅動器控制器中斷輸入231。
圖7是用於在兩個盤驅動器控制器之間共享中斷的方法的一個實施例的流程圖。在方塊710處，確定盤驅動器是否被耦合於第一盤驅動器接口。如果盤驅動器被檢測到，則在方塊730處，第一中斷從第一盤驅動器接口被遞送給第一盤驅動器控制器中斷輸入。如果在方塊710處未檢測到盤驅動器，則在方塊720處，屏蔽位被設置。在方塊740處，第一中斷被防止從第一盤驅動器接口遞送給第一盤控制器中斷輸入。最後，在方塊750處，第二中斷從第二盤驅動器控制器被遞送給第一盤驅動器控制器中斷輸入。
在以上說明書中，本發明已參照其特定的示例實施例被描述。然而，顯然可在如在所附的權利要求中提出的本發明較寬廣的精神和範圍內對其進行各種修改和變化。因此，說明書和附圖應被看做是說明性的，而不是限定性的。
說明書中的參考「實施例」、「一個實施例」、「一些實施例」或「其它實施例」意味著結合實施例所述的特定特點、結構或特徵被包括在本發明的至少一些實施例中，但不必要是所有的實施例。「實施例」、「一個實施例」或「一些實施例」的各種外部特性不必要都指的是相同的實施例。
權利要求
1.一種設備，包括第一存儲裝置接口；第二存儲裝置接口；第一控制器，被耦合於第一存儲裝置接口，第一控制器包括中斷信號輸入；第二控制器，被耦合於第二存儲裝置接口；以及中斷調節單元，從第一存儲裝置接口接收第一中斷信號並從第二控制器接收第二中斷信號；該中斷調節單元遞送第二中斷信號給第一控制器中斷信號輸入；如果存儲裝置被耦合於第一存儲裝置接口，則該中斷調節單元進一步遞送第一中斷信號給第一控制器中斷信號輸入；如果沒有盤驅動器被耦合於第一存儲裝置接口，則該中斷調節單元不遞送第一中斷信號給第一控制器中斷信號輸入。
2.權利要求1的設備，其中中斷調節單元包括AND門和OR門，AND門具有被耦合於第一中斷信號的第一輸入，並且AND門具有被耦合於屏蔽寄存器的第二輸入，屏蔽寄存器存儲表示存儲裝置是否被耦合於第一存儲裝置接口的值，OR門的第一輸入被耦合於AND門的輸出，並且OR門的第二輸入被耦合於所述第二中斷信號，OR門的輸出被耦合於第一控制器中斷信號輸入。
3.權利要求2的設備，其中由屏蔽寄存器指示的值在遞送給AND門的第二輸入之前被顛倒。
4.權利要求1的設備，其中第一存儲裝置接口是並行接口。
5.權利要求4的設備，其中第二存儲裝置接口是串行接口。
6.權利要求5的設備，其中響應於從串行接口接收的中斷消息，第二控制器確立第二中斷信號。
7.一種方法，包括確定存儲裝置是否被耦合於第一存儲裝置接口；如果沒有存儲裝置被耦合於第一存儲裝置接口，則設置屏蔽位；如果屏蔽位未被設置，則將第一中斷從第一存儲裝置接口遞送給第一控制器中斷輸入；如果屏蔽位被設置，則防止第一中斷被從第一存儲裝置接口被遞送給第一控制器中斷輸入；以及將第二中斷從第二控制器遞送給第一控制器中斷輸入。
8.權利要求7的方法，進一步包括將中斷消息從第二存儲裝置接口遞送給第二控制器。
9.權利要求8的方法，其中將中斷消息從第二存儲裝置接口遞送給第二控制器包括將中斷消息從所述串行接口遞送給第二控制器。
10.一種系統，包括處理器；以及被耦合於所述處理器的系統邏輯裝置，該系統邏輯裝置包括第一存儲裝置接口，第二存儲裝置接口，被耦合於第二存儲裝置，第一控制器，被耦合於第一存儲裝置接口，第一控制器包括中斷信號輸入，第二控制器，被耦合於第二存儲裝置接口，以及中斷調節單元，從第一存儲裝置接口接收第一中斷信號並從第二控制器接收第二中斷信號；該中斷調節單元遞送第二中斷信號給第一控制器中斷信號輸入；如果第一存儲裝置被耦合於第一存儲裝置接口，則該中斷調節單元進一步遞送第一中斷信號給第一控制器中斷信號輸入；如果沒有存儲裝置被耦合於第一存儲裝置接口，則該中斷調節單元不遞送第一中斷信號給第一控制器中斷信號輸入。
11.權利要求10的系統，其中中斷調節單元包括AND門和OR門，AND門具有被耦合於第一中斷信號的第一輸入，並且AND門具有被耦合於屏蔽寄存器的第二輸入，屏蔽寄存器存儲表示存儲裝置是否被耦合於第一存儲裝置接口的值，OR門的第一輸入被耦合於AND門的輸出，並且OR門的第二輸入被耦合於第二中斷信號，OR門的輸出被耦合於第一控制器中斷信號輸入。
12.權利要求11的系統，其中由屏蔽寄存器指示的值在遞送給AND門的第二輸入之前被顛倒。
13.權利要求10的系統，其中第一存儲裝置接口是並行接口。
14.權利要求13的系統，其中第二存儲裝置接口是串行接口。
15.權利要求14的系統，其中響應於正從串行接口接收的中斷消息，第二控制器確立第二中斷信號。
全文摘要
用於在並行存儲裝置接口的控制器和串行存儲裝置接口的控制器之間共享中斷的設備包括中斷調節電路，如果沒有存儲裝置被耦合於並行存儲裝置接口，則該電路屏蔽來自並行存儲裝置接口的中斷信號。沒有存儲裝置被耦合於並行存儲裝置接口時對並行存儲裝置接口中斷的屏蔽允許用於串行存儲裝置接口的控制器共享傳統上被指定給並行存儲裝置接口的中斷。
文檔編號G06F13/24GK1494676SQ01822922
公開日2004年5月5日 申請日期2001年12月21日 優先權日2000年12月29日
發明者D·波伊斯納, T·E·歐伊, D 波伊斯納, 歐伊 申請人:英特爾公司