一種千兆萬兆多功能網卡及其實現方法
2023-05-07 23:02:01 4
專利名稱：一種千兆萬兆多功能網卡及其實現方法
技術領域：
本發明涉及ー種高速網卡，具體涉及ー種千兆萬兆多功能網卡。
背景技術：
目前的網卡產品線有多種規格，兩個萬兆加兩個千兆、一個萬兆加三個千兆、四個千兆和兩個萬兆的，多種產品會給生產、銷售和售後服務帶來不良影響；並且現有技術中的網卡，功能被定製，比較單一，而且在數據包處理上還主要依賴CPU，同時乙太網以百兆網ー步月入千兆網時代，對ー個千兆乙太網數據流的處理可以輕易地消耗掉伺服器處理器的大部分處理能力。針對上述問題，本發明提供ー種集成千兆和萬兆乙太網、POS (Packet Over SDH,通過同步數字體系提供的高速傳輸通道直接傳送IP分組)的複合網卡。
發明內容
本發明提供的一種千兆萬兆多功能網卡，包括FPGA控制模塊、FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊、串並轉換模塊和SFP光ロ模塊；所述FPGA控制模塊控制連接所述FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊和SFP光ロ模塊；所述SFP模塊包括兩個SFP接口和兩個SFP+接ロ ；所述SFP接ロ與FPGA控制模塊連接，所述SFP+接ロ與所述FPGA控制模塊通過所述串並轉換模塊連接或直接連接。本發明提供的第一優選實施例中所述SFP接ロ連接千兆乙太網或2. 5GP0S ;所述SFP+接ロ連接萬兆乙太網或10GP0S。本發明提供的第二優選實施例中所述網卡包括選焊電阻模塊，所述SFP+接ロ通過選焊電阻模塊選擇通過所述串並轉換模塊連接或直接連接所述FPGA控制模塊；所述SFP+接ロ通過所述串並轉換模塊連接所述FPGA控制模塊時，SFP+接ロ被配置成千兆網ロ，所述SFP+接ロ直接連接所述FPGA控制模塊時，SFP+接ロ被配置成萬兆網□。本發明提供的第三優選實施例中所述收發器模塊直接使用FPGA控制模塊的高速接ロ GTX實現，由FPGA控制模塊完成信號的鎖定和解碼；所述網卡數據的上傳端ロ為PCIE GEN28X接ロ，使用FPGA控制模塊內部的GTX來實現。本發明提供的第四優選實施例中所述FPGA控制模塊採用XC6VLX130T晶片；所述串並轉換器模塊採用VSC8479晶片，所述兩個SFP+接ロ包括SFPO+接口和SFPl+接ロ，所述SFPO+接口和SFPl+接ロ通過選焊電阻選擇分別連接串並轉換器晶片VSC8479A 和 VSC8479B ；所述FPGA配置晶片模塊採用的128Mb的XCF128X晶片；所述低延遲緩存模塊採用CY7C1565KV18晶片； 所述大容量緩存模塊採用兩個SODIM插槽，最大支持8Gb容量。
本發明提供的第五優選實施例中提供一種千兆萬兆多功能網卡的實現方法，包括步驟SI，系統上電，FPGA晶片從FPGA配置晶片讀取數據並完成對自身的配置；步驟S2，FPGA晶片檢測SFPl+接口和SFP2+接ロ的連接方式；步驟S3，FPGA晶片建立網卡與主機之間的鏈路；步驟S4，FPGA晶片將檢測到的SFPl+接口和SFP2+接ロ的連接方式發送給主機驅動；步驟S5，主機驅動初始化系統硬體；步驟S6，數據包從萬兆、千兆光ロ輸入，FPGA晶片對每個數據包進行檢測和過濾， 對符合規則設置的數據包通過PCIE接ロ發送到主機端。本發明提供的第六優選實施例中所述步驟S2中FPGA晶片檢測SFPl+接口和SFP2+接ロ的連接方式的方法為FPGA晶片偵測兩個ID-MARK信號，這兩個信號通過上下拉區分不同的板子，每ー種ID-MARK都會對應ー種特別的選焊電阻以及串並轉換器晶片的安裝方式，確定SFPl+接口和SFP2+接ロ為萬兆網ロ或千兆網ロ。本發明提供的第七優選實施例中所述步驟S3中FPGA晶片建立網卡與主機之間的鏈路的方法中網卡系統數據的上傳端ロ為PCIE GEN2 8X接ロ，FPGA晶片在主板無效化PCIE復位信號後開始嘗試建立PCIE鏈路，並用PCIE硬核的link up作為作為系統其他部分的復
位信號。本發明提供的第八優選實施例中具體的，所述步驟S5中主機驅動初始化系統硬體的方法為所述主機驅動根據萬兆ロ的數目對相應的串並轉換晶片進行配置，參數存在主機的驅動中；檢測萬兆光ロ是否接受到了信號，如果有信號先將對應的晶振改成萬兆乙太網的頻率，檢測串並轉換晶片是否能鎖定信號，如果不能鎖定將對應的晶振改成10GP0S的頻率，並復位檢測串並轉換晶片是否能夠鎖定信號；跳過已經被標記為萬兆的接ロ，對剩下的接ロ依次嘗試鎖定千兆乙太網或者
2.5GP0S 信號。本發明提供的第九優選實施例中所述步驟S6中FPGA晶片通過算法邏輯對每個數據包進行檢測和過濾，所述算法邏輯包括哈希、五元組匹配、MAC地址識別。
圖I為本發明提供的一種千兆萬兆多功能網卡的結構原理圖；圖2為本發明提供的一種千兆萬兆多功能網卡的實施例一的電路圖；圖3為本發明提供的一種千兆萬兆多功能網卡的實現方法流程圖。
具體實施例方式本發明提供的一種千兆萬兆多功能網卡，由圖I可知，該網卡包括FPGA (Field —Programmab I e Gate Array ,現場可編程門陣列)控制模塊，FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊、串並轉換模塊和SFP (Small Form-factorPluggables，小型化的將千兆位電信號轉換為光信號的接ロ器件)光ロ模塊，FPGA控制模塊控制連接FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊和SFP光ロ模塊。SFP模塊為ー個四合一的SFP光ロ罩，包括四個光ロ，該光ロ包括兩個SFP 口和兩個SFP+ ロ，千兆乙太網和2. 5GP0S的接ロ採用SFP接ロ，萬兆乙太網和10GP0S的接ロ採用SFP+接ロ，SFP接口和SFP+接口外形尺寸兼容，光模塊不同。SFP接ロ與FPGA控制模塊的GTX直接相連，SFP+接ロ通過串並聯轉換模塊與FPGA控制模塊相連。進ー步的，該千兆萬兆多功能網卡還包括選焊電阻模塊，兩個SFP+接ロ通過選焊電阻模塊選擇直接連接FPGA控制模塊或是通過串並轉模塊與FPGA控制模塊連接，選擇直接與FPGA控制模塊相連吋，該SFP+接ロ被配置成千兆網ロ，選擇通過串並聯轉換模塊與FPGA控制模塊相連時，此時該SFP+接ロ被配置成萬兆網ロ。本發明提供的一種千兆萬兆多功能網卡通過特殊的電阻布局方式來保證兩組信號的質量，如果兩個SFP+光口中的ー個或兩個被配置成千兆網ロ模式，那麼該SFP+光ロ對應的串並聯轉換模塊中的串並轉換器也不焊接以節省成本。本發明提供的一種千兆萬兆多功能網卡包含的FPGA控制模塊採用XC6VLX130T晶片。串並轉換器模塊採用VSC8479晶片，實現萬兆信號的鎖定和串並轉換，然後將低速的SFI-4信號16對LVSD連接到FPGA上，然後將數據送至FPGA控制模塊處理。FPGA配置晶片模塊採用的128Mb的XCF128X晶片，採用了 16位寬的主動配置模式，可以跑到50Mhz在80ms內完成FPGA的加載，滿足PCIE協議中PCIE插卡必須在200ms內準備完畢並能夠響應主機的初始化的要求。低延遲緩存模塊QDR2+採用CY7C1565KV18晶片，總容量為72Mb，CY7C1565KV18晶片內部集成了阻抗匹配電路，不用進ー步設置匹配電阻。低延遲緩存模塊的供電部分通過兩個磁珠同時切換CY7C1565KV18晶片的輸入電壓和FPGA對應IO BANK的輸入電壓，兼容上一代的低延遲緩存模塊晶片。 大容量緩存模塊DDR3有兩個，採用了兩個SODIM插槽，最大可支持8Gb容量，兩個大容量緩存模塊是相互獨立的。本發明提供的一種千兆萬兆多功能網卡的收發器模塊直接使用FPGA控制模塊的高速接ロ GTX實現，由FPGA控制模塊完成信號的鎖定和解碼；系統數據的上傳端ロ為PCIEGEN28X接ロ，使用FPGA內部的GTX來實現。實施例一如圖2所示為本發明提供的一種千兆萬兆多功能網卡具體電路圖，由圖2可知，FPGA晶片XC6VLX130T控制連接兩個系統大容量緩存DDR3A和DDR3B，系統低延遲緩存QDR2+，FPGA配置晶片XCF128X，使用FPGA晶片內部的GTX來實現系統數據的上傳端ロ為PCIE GEN2 8X 接ロ。FPGA晶片控制連接四個接ロ，SFP0、SFP1、SFP0+和SFP1+，SFPO和SFPl為千兆網 ロ，SFPO+和SFPl+通過選焊電阻選擇連接串並轉換器晶片VSC8479A和VSC8479B或者FPGA晶片XC6VLX130T，SFPO+和SFPl+連接串並轉換器晶片VSC8479A和VSC8479B時，SFPO+和SFPl+為萬兆網ロ，SFPO+和SFPl+連接FPGA晶片XC6VLX130T時，SFPO+和SFPl+為千兆網 ロ SFP2 和 SFP3。由於千兆乙太網、2. 5GP0S、萬兆乙太網和10GP0S所需要的參考時鐘各不相同。系統中一共有4個不同的可編程晶振，每個萬兆ロ對應ー個，四個千兆ロ對應兩個。這樣就可以保證四個光ロ可以配置成32種不同組合，例如I個2. 5GP0S+1個千兆乙太網+1個10GP0S+ ー個萬兆乙太網。本發明提供的一種千兆萬兆多功能網卡的實現方法的具體步驟流程如圖3所示步驟SI，系統上電，FPGA晶片從FPGA配置晶片讀取數據並完成對自身的配置；步驟S2，FPGA晶片檢測SFPl+接口和SFP2+接ロ的連接方式；
具體的，FPGA晶片會偵測兩個ID-MARK信號，這兩個信號通過上下拉區分不同的板子，每ー種ID-MARK都會對應ー種特別的選焊電阻以及串並轉換器晶片VSC8479的安裝方式，確定SFPl+接口和SFP2+接ロ為萬兆網ロ或千兆網ロ。步驟S3，FPGA晶片建立網卡與主機之間的鏈路；具體的，網卡系統數據的上傳端ロ為PCIE GEN2 8X接ロ，FPGA晶片會在主板無效化PCIE復位信號後開始嘗試建立PCIE鏈路，並用PCIE硬核的link up作為作為系統其他部分的復位信號，也就是如果PCIE訓練失敗則整個系統不工作。步驟S4，FPGA晶片將檢測到的SFPl+接口和SFP2+接ロ的連接方式發送給主機驅動；具體的，PCIE訓練成功以後FPGA晶片會將檢測到的ID_MARK信號發送給主機驅動，這樣主機驅動就知道這個卡的物理結構了。步驟S5，王機驅動初始化系統硬體；具體的，主機驅動首先會根據萬兆ロ的數目通過MDIO接ロ對相應的VSC8479進行配置，參數存在主機的驅動中。首先看看萬兆光ロ是否接受到了信號，如果有信號先將對應的晶振改成萬兆乙太網的頻率，然後看看是VSC8479否能鎖定信號，如果不行將對應的晶振改成10GP0S的頻率，並復位VSC8479看看是否能夠鎖定信號。如果始終無法鎖定則報錯並關閉這個接ロ。接下來初始化千兆的接ロ，首先跳過已經被標記為萬兆的接ロ，剩下的接ロ依次嘗試鎖定千兆乙太網或者2. 5GP0S信號。由於FPGA內部有時鐘選擇器，所以不用修改可編程晶振的頻率值，兩個晶始終振提供兩個不同的頻率，由每個接ロ按照需要來選擇。步驟S6，數據包從萬兆、千兆光ロ輸入，FPGA晶片對每個數據包進行檢測和過濾，對符合規則設置的數據包通過PCIE接ロ發送到主機端。具體的，大量的數據包從萬兆、千兆光ロ輸入，進入FPGA以後通過ー些算法邏輯(例如哈希、五元組匹配、MAC地址識別等)對每個數據包進行檢測和過濾，對符合規則設置的數據包通過PCIE接ロ發送到主機端程序。最後應當說明的是以上實施例僅用以說明本發明的技術方案而非對其限制，儘管參照上述實施例對本發明進行了詳細的說明，所屬領域的普通技術人員應當理解依然可以對本發明的具體實施方式
進行修改或者等同替換，而未脫離本發明精神和範圍的任何修改或者等同替換，其均應涵蓋在本發明的權利要求範圍當中。
權利要求
1.一種千兆萬兆多功能網卡，其特徵在於，包括FPGA控制模塊、FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊、串並轉換模塊和SFP光ロ模塊； 所述FPGA控制模塊控制連接所述FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊和SFP光ロ模塊； 所述SFP模塊包括兩個SFP接口和兩個SFP+接ロ ； 所述SFP接ロ與FPGA控制模塊連接，所述SFP+接ロ與所述FPGA控制模塊通過所述串並轉換模塊連接或直接連接。
2.如權利要求I所述的網卡，其特徵在於，所述SFP接ロ連接千兆乙太網或2.5GP0S ；所述SFP+接ロ連接萬兆乙太網或10GP0S。
3.如權利要求I所述的網卡，其特徵在於，所述網卡包括選焊電阻模塊，所述SFP+接ロ通過選焊電阻模塊選擇通過所述串並轉換模塊連接或直接連接所述FPGA控制模塊； 所述SFP+接ロ通過所述串並轉換模塊連接所述FPGA控制模塊時，SFP+接ロ被配置成千兆網ロ，所述SFP+接ロ直接連接所述FPGA控制模塊時，SFP+接ロ被配置成萬兆網ロ。
4.如權利要求I所述的網卡，所述收發器模塊直接使用FPGA控制模塊的高速接ロGTX實現，由FPGA控制模塊完成信號的鎖定和解碼；所述網卡數據的上傳端ロ為PCIE GEN2 8X接ロ，使用FPGA控制模塊內部的GTX來實現。
5.如權利要求1-4任一項所述的網卡，所述FPGA控制模塊採用XC6VLX130T晶片； 所述串並轉換器模塊採用VSC8479晶片，所述兩個SFP+接ロ包括SFPO+接口和SFPl+接ロ，所述SFPO+接口和SFPl+接ロ通過選焊電阻選擇分別連接串並轉換器晶片VSC8479A和 VSC8479B ； 所述FPGA配置晶片模塊採用的128Mb的XCF128X晶片； 所述低延遲緩存模塊採用CY7C1565KV18晶片； 所述大容量緩存模塊採用兩個SODIM插槽，最大支持8Gb容量。
6.一種千兆萬兆多功能網卡的實現方法，包括如權利要求1-5任一項所述的網卡，其特徵在於，包括 步驟SI，系統上電，FPGA晶片從FPGA配置晶片讀取數據並完成對自身的配置； 步驟S2，FPGA晶片檢測SFPl+接口和SFP2+接ロ的連接方式； 步驟S3，FPGA晶片建立網卡與主機之間的鏈路； 步驟S4，FPGA晶片將檢測到的SFPl+接口和SFP2+接ロ的連接方式發送給主機驅動； 步驟S5，主機驅動初始化系統硬體； 步驟S6，數據包從萬兆、千兆光ロ輸入，FPGA晶片對每個數據包進行檢測和過濾，對符合規則設置的數據包通過PCIE接ロ發送到主機端。
7.如權利要求6所述的網卡的實現方法，其特徵在於，所述步驟S2中FPGA晶片檢測SFPl+接口和SFP2+接ロ的連接方式的方法為FPGA晶片偵測兩個ID-MARK信號，這兩個信號通過上下拉區分不同的板子，每ー種ID-MARK都會對應ー種特別的選焊電阻以及串並轉換器晶片的安裝方式，確定SFPl+接口和SFP2+接ロ為萬兆網ロ或是千兆網ロ。
8.如權利要求6所述的網卡的實現方法，其特徵在於，所述步驟S3中FPGA晶片建立網卡與主機之間的鏈路的方法中 網卡系統數據的上傳端ロ為PCIE GEN2 8X接ロ，FPGA晶片在主板無效化PCIE復位信號後開始嘗試建立PCIE鏈路，並用PCIE硬核的link up作為作為系統其他部分的復位信號。
9.如權利要求6所述的網卡的實現方法，其特徵在於，具體的，所述步驟S5中主機驅動初始化系統硬體的方法為 所述主機驅動根據萬兆ロ的數目對相應的串並轉換晶片進行配置，參數存在主機的驅動中； 檢測萬兆光ロ是否接受到了信號，如果有信號先將對應的晶振改成萬兆乙太網的頻率，檢測串並轉換晶片是否能鎖定信號，如果不能鎖定將對應的晶振改成IOGPOS的頻率，並復位檢測串並轉換晶片是否能夠鎖定信號；跳過已經被標記為萬兆的接ロ，對剩下的接ロ依次嘗試鎖定千兆乙太網或者2. 5GP0S信號。
10.如權利要求6所述的網卡的實現方法，其特徵在於，所述步驟S6中FPGA晶片通過算法邏輯對每個數據包進行檢測和過濾，所述算法邏輯包括哈希、五元組匹配、MAC地址識另O。
全文摘要
本發明提供一種千兆萬兆多功能網卡及其實現方法，包括FPGA控制模塊、FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊、串並轉換模塊和SFP光口模塊；所述FPGA控制模塊控制連接所述FPGA配置晶片模塊、收發器模塊、大容量緩存模塊、低延遲緩存模塊和SFP光口模塊；所述SFP模塊包括兩個SFP接口和兩個SFP+接口；所述SFP接口與FPGA控制模塊連接，所述SFP+接口通過所述串並轉換模塊連接或直接連接所述FPGA控制模塊，提供一種集成千兆萬兆乙太網和POS的複合網卡。
文檔編號G06F13/10GK102710424SQ20121017319
公開日2012年10月3日 申請日期2012年5月30日 優先權日2012年5月30日
發明者姚文浩 申請人:曙光信息產業(北京)有限公司