單串口控制多處理器的方法及裝置製造方法
2023-05-07 17:39:56 2
單串口控制多處理器的方法及裝置製造方法
【專利摘要】本發明提供一種單串口控制多處理器的方法及裝置，所述方法包括以下步驟：主CPU接收控制終端所發送的串口切換指令；所述串口切換指令中包括：主CPU的ID號以及目標子CPU的ID號；主CPU根據所述目標子CPU的ID號對子CPU中標誌是否佔有串口線的寄存器進行設置；子CPU根據設置後的寄存器的狀態來佔用串口線。本發明的一種單串口控制多處理器的方法及裝置實現了使用單串口來控制多處理器的目的，減少了電路布局成本和設計複雜度。
【專利說明】單串口控制多處理器的方法及裝置
【技術領域】
[0001] 本發明涉及通信領域，特別是涉及一種單串口控制多處理器的方法以及一種單串 口控制多處理器的裝置。
【背景技術】
[0002] 隨著工業發展的進步，電子設備設計難度越來越高，調試手段同樣越來越複雜。一 塊單板上已不僅僅滿足使用一個處理器，有些板卡要求多個處理器協同工作。特別是在高 級電信設備，使用ATCA (Advanced Telecom Computing Architecture,高級電信計算平臺） 架構的產品，一套系統內多項業務由不同板卡協同實現，每塊板卡都需要相關的調試手段。 而串口作為最通用和最可靠的調試手段，在多處理器系統中要求每個處理器都有一個串口 調試電路。
[0003] 傳統的方法中，每塊單板上都留有串口接口，用於連接各自的處理器。但是採用這 種方法，由於多個串口連接器需要佔用板卡較多的空間，因此增加了電路布局成本。
【發明內容】
[0004] 基於此，本發明提供一種單串口控制多處理器的方法及裝置，能夠減少電路布局 成本。
[0005] 為實現上述目的，本發明採用如下的技術方案：
[0006] 一種單串口控制多處理器的方法，包括以下步驟：
[0007] 主CPU接收控制終端所發送的串口切換指令；所述串口切換指令中包括：主CPU 的ID號以及目標子CPU的ID號；
[0008] 主CPU根據所述目標子CPU的ID號對子CPU中標誌是否佔有串口線的寄存器進 行設置；
[0009] 子CPU根據設置後的寄存器的狀態來佔用串口線。
[0010] 一種單串口控制多處理器的裝置，包括主CPU以及至少一個子CPU ;所述主CPU包 括：串口切換指令接收模塊以及寄存器設置模塊；所述子CPU包括：佔用模塊；
[0011] 所述串口切換指令接收模塊用於接收控制終端所發送的串口切換指令；所述串口 切換指令中包括：主CPU的ID號以及目標子CPU的ID號；
[0012] 所述寄存器設置模塊用於根據所述目標子CPU的ID號對子CPU中標誌是否佔有 串口線的寄存器進行設置；
[0013] 所述佔用模塊用於根據設置後的寄存器的狀態來佔用串口線。
[0014] 由以上的方案可以看出，本發明的一種單串口控制多處理器的方法及裝置，通過 主CPU來對所有子CPU進行管理，根據控制終端發送的串口切換指令中的目標子CPU的ID 號來對子CPU中的寄存器進行設置，將串口線切換到指定的子CPU。本發明的方法及裝置實 現了使用單串口來控制多處理器的目的，減少了電路布局成本和設計複雜度，並且在實現 的過程中無需手動拔線或者撥碼切換，實現了自動化控制；另外本發明的方案設計簡單，可 操作性強，無需複雜的軟體控制，釋放了軟體資源，且無需增加其它器件，僅由系統處理器 就能實現，節約成本。
【專利附圖】
【附圖說明】
[0015] 圖1為本發明的一種單串口控制多處理器的裝置結構示意圖；
[0016] 圖2為本發明另一實施例中的一種單串口控制多處理器的裝置結構示意圖；
[0017] 圖3為本發明的一種單串口控制多處理器的方法流程示意圖。
【具體實施方式】
[0018] 為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對 本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並 不用於限定本發明。
[0019] 參見圖1所示，一種單串口控制多處理器的裝置，包括主CPU(CPU，Central Processing Unit，中央處理器）10以及至少一個子CPU20 (圖1中以兩個子CPU為例）；所 述主CPU10包括：串口切換指令接收模塊101以及寄存器設置模塊102 ;所述子CPU20包括： 佔用模塊201 ;
[0020] 所述串口切換指令接收模塊101用於接收控制終端所發送的串口切換指令；所述 串口切換指令中包括：主CPU的ID號以及目標子CPU的ID號；所謂的目標子CPU，即指控 制終端所決定要訪問的子CPU(即需要切換的子CPU);
[0021] 所述寄存器設置模塊102用於根據所述目標子CPU的ID號對子CPU中標誌是否 佔有串口線的寄存器進行設置；
[0022] 所述佔用模塊201用於根據設置後的寄存器的狀態來佔用串口線。
[0023] 本發明實施例的方案中，系統預先為每個CPU都分配了固定位寬的ID號。控制終 端決定訪問哪個處理器的串口，每次控制終端通過下發命令來切換其它子CPU串口時，都 需要先訪問主CPU，將所述串口切換指令發送給主CPU ;主CPU接收到串口切換指令後，通過 其它通訊路徑，設置其它子CPU的寄存器，此時還是由主CPU佔有串口線；當寄存器設置完 成後，每個子CPU就可以根據自身的寄存器狀態來判斷是否佔有串口線。此時主CPU與目 標子CPU同時具有接收功能，但發送數據給控制終端的功能只有目標子CPU擁有。
[0024] 作為一個較好的實施例，所述寄存器設置模塊可以包括：指令發送模塊以及第二 設置模塊；另外，所述子CPU還可以包括：第一設置模塊；
[0025] 所述指令發送模塊用於發送寄存器清0指令給所有子CPU ;
[0026] 所述第一設置模塊用於根據所述寄存器清0指令將標誌是否佔有串口線的寄存 器設置為〇 ;
[0027] 所述第二設置模塊用於根據所述目標子CPU的ID號查找到對應的子CPU，並將該 CPU中標誌是否佔有串口線的寄存器使能設置為1。
[0028] 或者，在另外一個實施例中，所述寄存器設置模塊可以包括：第三設置模塊以及第 四設置模塊；
[0029] 所述第三設置模塊將當前佔用串口線的子CPU中標誌是否佔有串口線的寄存器 設置為〇,釋放串口線；
[0030] 所述第四設置模塊用於根據所述目標子CPU的ID號查找到對應的子CPU，並將該 CPU中標誌是否佔有串口線的寄存器設置為1。由於本實施例中只需要對當前佔用串口線 的子CPU的佔用寄存器進行清0,因此可以加快串口切換速度，提高單串口控制多處理器的 效率。
[0031] 本發明的方案中，主CPU與子CPU之間、子CPU與其它子CPU之間通訊的方式可以 有多種，在其中一個實施例中，所述主CPU與子CPU之間、子CPU與其它子CPU之間均可以 通過IIC總線（Inter-Integrated Circuit,集成電路總線）來進行連接。需要指出的是， 本發明中並不限定於這一種方式，採用其它的通訊方式來代替IIC總線也是可行的。
[0032] 作為一個較好的實施例，本發明的一種單串口控制多處理器的裝置還可以包括： 連接在控制終端與總線之間的電平轉換器，以及與CPU的個數相對應的電氣隔離模塊，如 圖2所示：
[0033] 所述電平轉換器用於在控制終端與總線之間進行電平匹配；例如：當控制終端向 總線發送數據時，電平轉換器將控制終端發送的信號電平轉換成與總線相匹配的電平；同 理，當總線向控制終端發送數據時，電平轉換器將總線發送的信號電平轉換成與控制終端 相匹配的電平；
[0034] 所述電氣隔離模塊用於當所述主CPU或子CPU發生故障時，將該發生故障的主CPU 或子CPU與總線進行電氣隔離，防止某一路處理器故障對整個系統造成影響。即當其中一 個CPU發生故障時，該CPU無法發送或接收數據，由於使用電氣隔離模塊，CPU不與總線上的 RX (receive,接收端）和TX (transport,發送端）直接連接，因此不會造成總線上的RX或 TX被拉死成高電平或低電平，避免造成鏈路癱瘓，保證總線上其它設備正常工作，同時也有 利於故障排除。
[0035] 需要說明的是，在有些處理器內部已經集成電氣隔離模塊的情況下，此時電氣隔 離模塊將不是必須的。
[0036] 下面以圖2為例，對本發明的方案進行詳細闡述：
[0037] 如圖2所示，某一具體實現結構框圖中，包括一個主CPU，一個以上的子CPU(以兩 個子CPU為例），一個PC控制終端，一個RS232電平轉換電路，每個CPU配有一個電氣隔離 模塊。每個CPU之間通過IIC總線進行連接，且設置不同的ID號，如主CPU設為0001，子 CPU1設0002,子CPU2設為0003。所有CPU的RX通過電氣隔離模塊均連接在一起，TX也通 過電氣隔離模塊連接在一起。
[0038] 具體運行過程如下：當PC控制終端需要進行串口切換的操作時，由PC控制端發送 切換指令，指令中包括主CPU的ID號與需要切換的目標子CPU的ID號。此時串口線由主 CPU佔有。當主CPU接收到串口切換指令，主CPU向PC控制終端返回一個接收成功標誌。 同時主CPU發送寄存器清0指令，將所有子CPU標誌著是否佔有串口的寄存器全部置0,子 CPU釋放串口線。然後，主CPU根據PC控制終端指令中的子CPU的ID號，通過IIC進行寫 子CPU寄存器，將需要佔有串口線的子CPU寄存器使能寫1 ;
[0039] 當被選子CPU檢測到寄存器被置1後，將佔用串口線TX端，同時向PC控制終端發 送一個切換成功標誌。此時串口線TX只有被選子CPU佔有，其它CPU(包括主CPU)也不能 使用TX，而串口的RX同時由被選子CPU和主CPU佔用。此時主CPU只響應新的串口切換指 令，不處理其它串口命令，而被選子CPU可進行正常調試操作。當需要進行二次切換時，主 CPU會接收到新的串口切換指令，重複上述操作即可進行串口切換。
[0040] 與上述一種單串口控制多處理器的裝置相對應，本發明還提供一種單串口控制多 處理器的方法，如圖3所示，包括以下步驟：
[0041] 步驟S101，主CPU接收控制終端所發送的串口切換指令，然後進入步驟S102 ;其 中，所述串口切換指令中包括：主CPU的ID號以及目標子CPU的ID號；
[0042] 步驟S102,主CPU根據所述目標子CPU的ID號對子CPU中標誌是否佔有串口線的 寄存器進行設置，然後進入步驟S103 ;
[0043] 步驟S103,子CPU根據設置後的寄存器的狀態來佔用串口線。
[0044] 作為一個較好的實施例，步驟S102中主CPU根據所述目標子CPU的ID號對子CPU 中標誌是否佔有串口線的寄存器進行設置的過程具體可以包括如下步驟：
[0045] 步驟S1021，主CPU發送寄存器清0指令給所有子CPU ;
[0046] 步驟S1022,各子CPU根據所述寄存器清0指令將標誌是否佔有串口線的寄存器設 置為〇 ;
[0047] 步驟S1023,主CPU根據所述目標子CPU的ID號查找到對應的子CPU，並將該CPU 中標誌是否佔有串口線的寄存器設置為1。
[0048] 上述步驟S102中主CPU對子CPU的寄存器進行設置的方式並不是唯一的。在另 外一個實施例中，步驟S102中主CPU根據所述目標子CPU的ID號對子CPU中標誌是否佔 有串口線的寄存器進行設置的過程具體可以包括如下步驟：
[0049] 步驟S1024,主CPU將當前佔用串口線的子CPU中標誌是否佔有串口線的寄存器設 置為〇,釋放串口線；
[0050] 步驟S1025,主CPU根據所述目標子CPU的ID號查找到對應的子CPU，並將該CPU 中標誌是否佔有串口線的寄存器設置為1。
[0051] 作為一個較好的實施例，所述子CPU根據設置後的寄存器的狀態來佔用串口線的 過程具體可以包括如下步驟：當子CPU檢測到自身的寄存器被設置為1後，佔用串口線的發 送端，且所述串口線的接收端同時由該子CPU以及主CPU佔用。
[0052] 另外，本發明的單串口控制多處理器的方法還具有故障檢測功能。即作為一個較 好的實施例，在主CPU接收控制終端所發送的串口切換指令之後，還可以包括步驟：主CPU 返回接收成功標誌給控制終端；以及
[0053] 在子CPU檢測到自身的寄存器被設置為1之後，還可以包括步驟：子CPU發送切換 成功標誌給控制終端；
[0054] 當發生板卡故障時，控制終端根據所述接收成功標誌或切換成功標誌來定位串口 故障板卡。本實施例中控制終端根據主CPU或子CPU所返回的標誌來定位串口故障板卡， 實現故障檢測，能夠進一步的提高對多處理器的控制效率
[0055] 上述一種單串口控制多處理器的方法的其它技術特徵與本發明的一種單串口控 制多處理器的裝置相同，此處不予贅述。
[0056] 通過以上的方案可以看出，本發明的一種單串口控制多處理器的方法及裝置，通 過主CPU來對所有子CPU進行管理，根據控制終端發送的串口切換指令中的目標子CPU的 ID號來對子CPU中的寄存器進行設置，將串口線切換到指定的子CPU。本發明的方法及裝 置實現了使用單串口來控制多處理器的目的，減少了電路布局成本和設計複雜度，並且在 實現的過程中無需手動拔線或者撥碼切換，實現了自動化控制；另外本發明的方案設計簡 單，可操作性強，無需複雜的軟體控制，釋放了軟體資源，且無需增加其它器件，僅由系統處 理器就能實現，節約成本。
[0057] 以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並 不能因此而理解為對本發明專利範圍的限制。應當指出的是，對於本領域的普通技術人員 來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保 護範圍。因此，本發明專利的保護範圍應以所附權利要求為準。
【權利要求】
1. 一種單串口控制多處理器的方法，其特徵在於，包括以下步驟： 主CPU接收控制終端所發送的串口切換指令；所述串口切換指令中包括：主CPU的ID 號以及目標子CPU的ID號； 主CPU根據所述目標子CPU的ID號對子CPU中標誌是否佔有串口線的寄存器進行設 置； 子CPU根據設置後的寄存器的狀態來佔用串口線。
2. 根據權利要求1所述的單串口控制多處理器的方法，其特徵在於，主CPU根據所述目 標子CPU的ID號對子CPU中標誌是否佔有串口線的寄存器進行設置的過程包括： 主CPU發送寄存器清0指令給所有子CPU ; 各子CPU根據所述寄存器清0指令將標誌是否佔有串口線的寄存器設置為0 ; 主CPU根據所述目標子CPU的ID號查找到對應的子CPU，並將該CPU中標誌是否佔有 串口線的寄存器設置為1。
3. 根據權利要求1所述的單串口控制多處理器的方法，其特徵在於，主CPU根據所述目 標子CPU的ID號對子CPU中標誌是否佔有串口線的寄存器進行設置的過程包括： 主CPU將當前佔用串口線的子CPU中標誌是否佔有串口線的寄存器設置為0，釋放串口 線. 主CPU根據所述目標子CPU的ID號查找到對應的子CPU，並將該CPU中標誌是否佔有 串口線的寄存器設置為1。
4. 根據權利要求2或3所述的單串口控制多處理器的方法，其特徵在於，所述子CPU根 據設置後的寄存器的狀態來佔用串口線的過程包括： 當子CPU檢測到自身的寄存器被設置為1後，佔用串口線的發送端，且所述串口線的接 收端同時由該子CPU以及主CPU佔用。
5. 根據權利要求4所述的單串口控制多處理器的方法，其特徵在於，在主CPU接收控制 終端所發送的串口切換指令之後，還包括步驟：主CPU返回接收成功標誌給控制終端； 在子CPU檢測到自身的寄存器被設置為1之後，還包括步驟：子CPU發送切換成功標誌 給控制終端； 當發生板卡故障時，控制終端根據所述接收成功標誌或切換成功標誌來定位串口故障 板卡。
6. -種單串口控制多處理器的裝置，其特徵在於，包括主CPU以及至少一個子CPU ;所 述主CPU包括：串口切換指令接收模塊以及寄存器設置模塊；所述子CPU包括：佔用模塊； 所述串口切換指令接收模塊用於接收控制終端所發送的串口切換指令；所述串口切換 指令中包括：主CPU的ID號以及目標子CPU的ID號； 所述寄存器設置模塊用於根據所述目標子CPU的ID號對子CPU中標誌是否佔有串口 線的寄存器進行設置； 所述佔用模塊用於根據設置後的寄存器的狀態來佔用串口線。
7. 根據權利要求6所述的單串口控制多處理器的裝置，其特徵在於，所述寄存器設置 模塊包括：指令發送模塊以及第二設置模塊；所述子CPU還包括：第一設置模塊； 所述指令發送模塊用於發送寄存器清〇指令給所有子CPU ; 所述第一設置模塊用於根據所述寄存器清〇指令將標誌是否佔有串口線的寄存器設 置為Ο ; 所述第二設置模塊用於根據所述目標子CPU的ID號查找到對應的子CPU，並將該CPU 中標誌是否佔有串口線的寄存器設置為1。
8. 根據權利要求6所述的單串口控制多處理器的裝置，其特徵在於，所述寄存器設置 模塊包括：第三設置模塊以及第四設置模塊； 所述第三設置模塊用於將當前佔用串口線的子CPU中標誌是否佔有串口線的寄存器 設置為〇,釋放串口線； 所述第四設置模塊用於根據所述目標子CPU的ID號查找到對應的子CPU，並將該CPU 中標誌是否佔有串口線的寄存器設置為1。
9. 根據權利要求7或8所述的單串口控制多處理器的裝置，其特徵在於，所述主CPU與 子CPU之間、子CPU與其它子CPU之間均通過IIC總線進行連接。
10. 根據權利要求7或8所述的單串口控制多處理器的裝置，其特徵在於，還包括：電 平轉換器以及電氣隔離模塊； 所述電平轉換器用於將控制終端發送的信號電平轉換成與總線相匹配的電平；以及將 總線發送的信號電平轉換成與控制終端相匹配的電平； 所述電氣隔離模塊用於當所述主CPU或子CPU發生故障時，將該發生故障的主CPU或 子CPU與總線進行電氣隔離。
【文檔編號】G06F13/20GK104142899SQ201410369616
【公開日】2014年11月12日 申請日期:2014年7月30日 優先權日:2014年7月30日
【發明者】周澤強 申請人:廣東威創視訊科技股份有限公司