定製和監視多個接口並實現容錯和隔離功能的裝置和方法
2023-04-30 07:01:26 1
專利名稱：定製和監視多個接口並實現容錯和隔離功能的裝置和方法
技術領域：
總的來說本發明涉及集成電路設計領域，尤其涉及用於定製和監視諸如多個IEEE1149.1標準接合測試接入組(JTAG)接口之類的多個接口，並且實現增強型容錯和故障隔離功能的裝置和方法。
背景技術：
被稱為連接測試動作組(JTAG)接口IEEE標準1149.1的晶片級及更高級的標準接口已被開發以使外部接入到達集成電路裝置變得更加容易。提供了具有與JTAG兼容的集成電路裝置的標準測試接入埠(TAP)，用來允許執行邊界掃描操作以響應外部TAP控制器通過裝置的TAP埠發出的命令，並且通過相同埠把結果輸回。經由標準化接口，同樣是通過TAP控制器與多個晶片或卡之間的接口連接來允許卡級和系統級測試。
晶片級或更高級的接口(如JTAG接口)不適合於測試多個芯的設計，因為這樣做，這些接口總是要求單獨的芯來利用獨立JTAG控制器，因此需要在集成電路裝置上多次複製控制器電路和用於每個控制器的專用I/O針。而且這些接口也不是被設計成在相同的接口上允許多個可切換的主控制器，這可能會增加額外的需要來接入在集成電路裝置上的多個芯的複製電路的數量。鑑於用於該目的而實現的接口所需的額外的電路和I/O針的費用，這種方法有很大的缺陷。
已知的設計設備(arrangement)以增加卡的實際區域(estate)以及接口的延時為代價增加了大量的緩衝等級來提供電壓調整和信號完整性。故障隔離和容錯被限制在關於數據的CRC並用共享JTAG接口上的用於隔離的一些設計來限制。
與IEEE標準1149.1相比，IEEE1149.5規定了一種獨特的接口和控制結構，其需要對軟體和硬體進行顯著的系統設計改變。德州儀器的SN54ABT8996等(ASP)提供可單獨尋址的晶片，但是每個接收器上包含一個ASP。松下半導體公司的SCANSTA112將一個JTAG接口翻譯為許多串行掃描鏈。二者中任何一個都不涉及兩個主源的容錯方面及可應用的所需的故障分析需求。
有一種對用於與多個接口(如多JTAG IEEE1149.1接口)工作，解決關於容錯、故障隔離、具有最小的延時和緩衝的多電壓電平支持，同時保持信號完整性的改善的機制的需求。
發明內容
本發明主要提供一種用於定製和監視如多個IEEE1149.1標準接合測試接入組(JTAG)接口的多個接口，並且實現增強型容錯和隔離功能的裝置和方法。本發明另一個重要方面是提供一種沒有負面效應的、用於定製和監視多個接口並且克服現有技術布置的許多缺點的裝置和方法。
簡單的說，該裝置和方法提供一種用於定製和監視諸如多個IEEE1149.1標準接合測試接入組(JTAG)接口之類的多個接口，並且實現增強型容錯和隔離功能的裝置和方法。第一接口被連接到一對主源上。第二接口被連接到多個目標接口上；並且提供用於多個預定控制信號的第三接口。第一復用器被耦合在一對主源和到多個目標接口的第二接口之間。一對第二復用器被耦合在第二接口和多個目標接口以及一對主源中的各自一個之間。提供一對冗餘選擇器來將選擇信號與第一復用器耦合以便選擇多個目標接口中的一個。提供一對冗餘ATTENTION監視器功能元件(function)來監視多個目標接口每一個接口的ATTENTION信號。
通過結合附圖對本發明的優選實施例進行詳細描述，本發明的上述目的和優點將會變得更加清楚，其中圖1是根據優選實施例的一種用於定製和監視多個接口並且實現增強型容錯和隔離功能的示例接口控制裝置的方框圖。
圖2是圖解根據優選實施例的用於圖1的示例性接口控制裝置的雙晶片設計的方框圖。
圖3是圖解根據優選實施例的用於圖1的示例性接口控制裝置的單晶片設計的方框圖。
具體實施例方式
根據本發明的特徵，提供了通過在設計中包含所有的緩衝和重新調整時間並且允許許多分立接口以便降低負荷來最大化接口速度的優選實施例的接口控制裝置。提供了優選實施例的接口控制器裝置來支持兩個JTAG主源用於一條或兩條路徑的容錯、控制故障分析(resolution)、隔離和報告。優選實施例的接口控制裝置提供用於中斷每個接口的連續監視或者屏蔽小過衝保護ATTENTION信號，用於故障隔離。優選實施例的接口控制器裝置對於每個現場可換單元支持多個分立JTAG接口或按比例決定製造的替換單元。優選實施例的接口控制器裝置提供用於支持主要和目標接口的熱插拔的JTAG信號隔離。
參照附圖，在圖1中圖示了根據優選實施例概括的由參考字符100標明的用來實現增強型容錯和故障隔離功能的JTAG控制器這樣的接口控制器。接口控制裝置100啟動定製和監視多個接口，如多個IEEE1149.1標準接合測試接入組(JTAG)接口。JTAG接口是串行接口，其中數據經由測試數據輸入(TDI)數據路徑輸入並且經由測試數據輸出(TDO)數據路徑輸出。兩個控制信號，即測試時鐘(TCK)和測試模式選擇(TMS)信號用於控制測試接入埠(TAP)控制器狀態機器。
接口控制裝置100連接到三個一般由參考字符102、104和106標明的主要接口。接口控制裝置100連接到一對服務處理器102 SP0、SP1，其包含一個標準4線路JTAG連接(TCK、TMS、TDI、TDO)和標記錯誤的附加中斷信號(ATTENTION)以及用於每個服務處理器SP0、SP1的一些選擇信號(GPIO)。接口控制器裝置100通過附加的ATTENTION信號連接多個系統JTAG接口104。接口控制器裝置100通過接口106與根據優選實施例實現的多個新的控制器裝置間控制信號相連。
連接到兩個服務處理器102、SP0、SP1的連接是點對點的連接並且被匹配為合適的電壓電平。GPIO信號是直流並且直接連接到一對內部復用器(MUX)110、112，用於當SP接口是主接口時將JTAG接口連接到所選擇的系統JTAG接口。另外，對內部接入功能元件114、內部JTAG接口寄存器116、同時所有的接口和沒有任何接口分配選擇。接入功能元件114由兩個問候(complimentary)地址中的任意一個選擇，允許容錯重試。在接口控制器裝置100內部，內部JTAG接口寄存器116被耦合到將內部寄存器值路由到復用器(MUX)120的選擇器118，允許系統JTAG接口104的任意組合與每個服務處理器102的連接。接口控制器裝置100包含ATTENTION監視器122。接口控制器裝置100包含分別與MUX110耦合的ATTENTION屏蔽124。ATTENTION監視器122被耦合到系統JTAG接口104的接收器126上。復用器(MUX)120與輸出驅動器128耦合。
與系統JTAG接口104的連接通常是點對點的連接，並且被匹配為合適的電壓電平。接口控制器裝置100支持例如最多62個系統JTAG接口104，然而應該清楚的是，系統JTAG接口104的數量可以按比例增加或減少以滿足特定系統的需要。每個來自每個接口104的ATTENTION信號被連續抽樣並且被組合來驅動信號ATTENTION返回主服務處理器102。一旦接收到ATTENTION信號，服務處理器102甚至可以在ATTENTION信號已經回落時查詢內部寄存器122，來識別哪個接口104提高了ATTENTION信號。此外，包含在每個ATTENTION信號上的是少量的小過衝保護，其需要最少的寄存器內部正常運行時間和單獨的接口屏蔽。
根據優選實施例的特徵，接口控制器裝置100包含一對實質上相同的冗餘控制器130、132，其具有與在其他控制器裝置100之間或在單一控制器裝置100的控制器130、132之間的接口106的內部連接。接口106的內部連接包含主MASTER、ISOLATE、RESET和具有配置輸入PRIORITY、EXMASTER、DUAL和CONFIG的FLUSH。所有這些功能包括例如兩個或三個差錯糾正為正確值或者具有被禁止功能的安全狀態的信號。
根據優選實施例的特徵，當DUAL是無效時，MASTER、FLUSH、ISOLATE和RESET功能在兩個單獨控制器晶片100間交互。當DUAL是有效時，這些功能是接口控制器裝置100的每個相同的冗餘控制器130、132之間的內部信號。
根據優選實施例的特徵，接口控制器裝置100的每個冗餘控制器130、132將其MASTER狀態饋送到其它控制器130、132來表明其為主控制器，其它控制器絕對不能驅動系統JTAG接口104。如果兩個控制器同為有效，則僅對其中一個有效的PRIORITY信號用來分析單一主控制器(master)。雖然MASTER功能仍然在兩個主控制器之間分析，但EXTMASTER允許外源分配該單一主控制器。RESET功能可以用於重置接口控制器裝置100的冗餘控制器130、132中的另一個。舉例來說，當問題出現時，GRABMASTER序列允許接口控制器裝置100的冗餘控制器130、132中的一個重置接口控制器裝置100的冗餘控制器130、132中的另一個的主控制並且可選地接管主控制。ISOLATE功能允許接口控制器裝置100的冗餘控制器130、132中的一個將另一個從其服務處理器接口102隔離，其對去除熱插拔和故障部分的效果是有幫助的。CONFIG功能允許GPIO選擇器重定向到不同的一組的系統JTAG接口104上。
參考圖2，其圖示了由參考字符200標明的根據本發明優選實施例的用於示例的接口控制器裝置100的雙晶片設計。雙晶片設計200包括一對現場可編程門陣列(FPGA)202，用於實現一對接口控制器裝置100的冗餘控制器130、132的晶片0和晶片1。在一對現場可編程門陣列(FPGA)202，晶片0和晶片1之間連接到接口106的內部連接定義一對接口控制器裝置100，具有冗餘控制器130、132，其包含MASTER，、ISOLATE、RESET和FLSUSH並分別包含奇偶校驗和ECC邏輯門204以及配置輸入PRIORITY、EXTMASTER、DUAL、CONFIG。
參考圖3，其圖示了由參考字符300標明的根據本發明優選實施例的用於示例的接口控制器裝置100的單晶片設計。單晶片設計300包括用於實現接口控制器裝置100的冗餘控制器130、132的現場可編程門陣列(FPGA)302。連接到接口106的在冗餘控制器130、132之間的內部連接包含MASTER、ISOLATE、RESET和FLSUSH，分別包含奇偶校驗和ECC邏輯門304並且每個都用具有配置輸入PRIORITY，EXTMASTER，DUAL，CONFIG的雙模式控制306選通。
儘管已參照本發明的確定優選實例表示和描述了本發明，但本領域內的普通技術人員將理解的是，可在不背離由所附權利要求書限定的本發明宗旨和範圍的前提下對本發明進行各種形式和細節上的修改。
權利要求
1.一種用於定製和監視多個接口並且實現增強型容錯和故障隔離功能的裝置，該裝置包括控制器，所述控制器包括到一對主源上的第一接口；到多個目標接口上的第二接口；用於多個預定控制器控制信號的第三接口；耦合在所述的一對主源和到所述多個目標接口的所述第二接口之間的第一復用器；耦合在到所述多個目標接口的所述第二接口以及所述一對主源中的各自一個之間的一對第二復用器；將選擇信號與所述第一復用器耦合以便選擇所述多個目標接口中的一個的一對冗餘選擇器；及用於監視所述多個目標接口的每一個的ATTENTION信號的一對冗餘ATTENTION監視器功能元件。
2.如權利要求1所述的裝置，其中，多個接口包括多個IEEE1149.1標準接合測試接入組(JTAG)。
3.如權利要求1所述的裝置，其中，所述一對主源包括一對服務處理器。
4.如權利要求1所述的裝置，其中，所述多個目標接口包括多個接合測試接入組(JTAG)接口。
5.如權利要求1所述的裝置，其中，所述多個預定的控制信號包括用於定義所述一對冗餘選擇器中的主件(master)的主控制信號和ATTENTION監視器功能。
6.如權利要求1所述的裝置，其中，所述多個預定控制信號包括用於重置第二控制器的重置控制信號。
7.如權利要求1所述的裝置，其中，所述多個預定控制信號包括用於將第二控制器從主源隔離的隔離控制信號。
8.如權利要求1所述的裝置，其中，所述多個預定控制信號包括用於在一對控制器之間提供互連信號或者在所述一對冗餘功能元件之間提供內部互連信號的雙配置控制信號。
9.如權利要求1所述的裝置，其中，所述多個預定控制信號包括用於定義所述冗餘功能元件或一對控制器的主件的外部主配置控制信號。
10.如權利要求1所述的裝置，其中，所述多個預定控制信號包括用於在所述冗餘功能元件或一對控制器之間分析主件的優先級配置控制信號。
11.如權利要求1所述的裝置，其中，所述主源包括一對服務處理器；並且所述第一接口到所述一對主源包括多個用於每個服務處理器的選擇信號。
12.如權利要求11所述的裝置，其中，所述多個預定控制信號包括用於將所述多個用於每個服務處理器的選擇信號重定向到所選的一系列所述目標接口上。
13.如權利要求1所述的裝置包括一對分別耦合到所述一對第二復用器上的冗餘ATTENTION屏蔽功能元件，用於獨立的目標接口屏蔽。
14.如權利要求1所述的裝置包括一對用於編碼數值的冗餘接口寄存器用來選擇所述目標接口，其中每一個分別耦合到所述冗餘選擇器功能元件中的一個上。
15.一種用於定製和監視多個接口並且實現增強型容錯和隔離功能的方法，所述方法包括如下步驟將第一接口連接到一對主源上；將第二接口連接到多個目標接口上；將第三接口與多個預定控制器控制信號連接；提供耦合在所述一對主源和到所述多個目標接口的所述第二接口之間的第一復用器；提供耦合在到所述多個目標接口的所述第二接口以及所述一對主源中的各自一個之間的一對第二復用器；利用一對冗餘選擇器功能元件將選擇信號與所述第一復用器耦合，用於選擇所述多個目標接口中的一個；及利用一對冗餘ATTENTION監視器功能元件用於監視所述多個目標接口的每一個的ATTENTION信號。
16.如權利要求15所述的方法，其中，將所述第三接口與所述多個預定控制信號連接的步驟包括提供用於定義所述冗餘選擇器對的主件的主控制信號和ATTENTION監視功能元件的步驟。
17.如權利要求15所述的方法，其中，將所述第三接口與所述多個預定控制信號連接的步驟包括提供隔離控制信號來提供用於在所述第一接口和所述第二接口上熱插拔支持的隔離的步驟。
18.如權利要求15所述的方法，其中，將所述第三接口與所述多個預定控制信號連接的步驟包括提供用於將多個用於每個主源的選擇信號重定向到所選的一系列所述目標接口上的配置控制信號的步驟。
19.如權利要求15所述的方法，其中，將所述第三接口與所述多個預定控制信號連接的步驟包括提供用於在所述冗餘功能元件之間或在一對控制器之間分析主件的優先級配置控制信號的步驟。
20.如權利要求15所述的方法，包括提供分別耦合到所述一對冗餘選擇器功能元件中的一個上的接口寄存器來編碼數值，以便選擇所述目標接口的步驟。
全文摘要
提供一種用於定製和監視諸如多個IEEE1149.1標準接合測試接入組(JTAG)接口之類的多個接口並且實現增強型容錯和隔離功能的裝置和方法。第一接口被連接到一對主源上。第二接口被連接到多個目標接口上，並且提供用於多個預定控制信號的第三接口。提供一對冗餘選擇器來將選擇信號與第一復用器連接以便選擇多個目標接口中的一個。提供一對冗餘ATTENTION監視器功能元件(function)來監視多個目標接口的每一個的ATTENTION信號。
文檔編號G01R31/28GK1667579SQ20051000424
公開日2005年9月14日 申請日期2005年1月4日 優先權日2004年3月11日
發明者詹姆斯·F·戴利, 史蒂文·M·道斯基, 麥可·J·漢密爾頓 申請人:國際商業機器公司