內連線工藝的製作方法
2023-04-26 18:24:56 1
專利名稱：內連線工藝的製作方法
技術領域：
本發明是有關於一種半導體工藝，且特別是有關於一種內連線工藝。
背景技術：
隨著半導體技術的進步，元件的尺寸也不斷地縮小。當集成電路的積集 度增加，使得晶片的表面無法提供足夠的面積來製作所需的內連線時，為了 配合元件縮'J、後所增加的內連線需求，兩層以上的多層金屬內連線的設計，
便成為超大型集成電路(VLSI)技術所必須採用的方式。
以目前形成金屬內連線的工藝來說，經常會採用金屬鑲嵌(damascene) 的技術。金屬鑲嵌的技術一般是在介電層中先蝕刻出開口，再於開口內填入 金屬以作為內連線。此外，在現今的半導體工藝中，由於銅金屬的蝕刻不易， 因此多半使用金屬鑲嵌工藝取代傳統的工藝來製作銅導線。
在一般的金屬鑲嵌工藝中，在蝕刻出開口之前，會先在介電層上形成一 層以氮化鈦(TiN)為材料的金屬硬掩模層，以及在金屬硬掩模層上形成介電硬 掩模層。然後，在第一反應室中進行第一次蝕刻工藝，以將介電硬掩模層圖 案化。接著，在第二反應室中以圖案化的介電硬掩模層為掩模來進行第二次 蝕刻工藝，以將金屬硬掩模層圖案化。之後，再以圖案化的介電硬掩模層以 及金屬硬掩模層為掩模來進行蝕刻工藝，以於介電層中形成開口 。
此外，為了減少上述工藝中的蝕刻步驟，也可以在金屬硬掩模層上形成 一層氮氧化矽(SiON)層，然後在同 一個反應室中以含有四氟化碳(CF4)的蝕刻 氣體與含有氯氣(Cl2)的蝕刻氣體來分別蝕刻氮氧化矽層與金屬硬掩模層，以 形成圖案化的氮氧化矽掩模層以及圖案化的金屬硬掩模層。之後，再以圖案 化的氮氧化矽掩模層以及圖案化的金屬硬掩模層為掩模來進行蝕刻工藝，以 於介電層中形成開口。
然而，由於在同 一反應室中同時以含有四氟化碳的蝕刻氣體與含有氯氣 的蝕刻氣體來分別蝕刻氮氧化矽層與金屬硬掩模層，因此在反應室中往往會 同時產生含氟聚合物與含氯聚合物，導致了蝕刻工藝中的微粒表現(particle
performance)降低，進而對後續的工藝造成影響。
發明內容
本發明的目的就是在提供一種內連線工藝，可以改善蝕刻工藝中的微粒表現。
本發明的另 一 目的是在提供一種內連線工藝，可以減少工藝步驟。 本發明的再一目的是在提供一種內連線工藝，可以減少反應室中的微粒 以及減少工藝步驟。
本發明提出一種內連線工藝，其是先提供一基底，此基底中具有導電區。 然後，於基底上形成介電層。接著，於介電層上形成具有溝槽開口的圖案化 金屬硬掩模層。而後，於圖案化金屬硬掩模層上共形地形成介電硬掩模層， 並填入溝槽開口中。繼之，定義光致抗蝕劑圖案以移除溝槽開口中部分介電 硬掩^t層與部分介電層，以於介電層中形成第一開口。然後，移除光致抗蝕 劑圖案。隨後，以圖案化金屬硬掩模層為掩模，進行第一蝕刻工藝，在圖案 化金屬硬掩模層的溝槽開口的範圍內，在介電層中形成溝槽與由第一開口向 下延伸的第二開口，其中第二開口暴露出導電區。之後，於溝槽與第二開口 中形成導體層。
依照本發明實施例所述的內連線工藝，上述的介電硬掩模層的材料例如 是氧化矽。
依照本發明實施例所述的內連線工藝，上述的圖案化金屬硬掩模層的材 料例如是氮化鈦、氮化鉭或鈦鎢合金。
依照本發明實施例所述的內連線工藝，上述的導電區例如是導線或電極。
依照本發明實施例所述的內連線工藝，上述的介電層的材料例如是低介 電常數材料。
依照本發明實施例所述的內連線工藝，上述的導體層的材料例如是銅或鎢。
依照本發明實施例所述的內連線工藝，上述的第一開口的形成方法例如 是先於介電硬掩模層形成圖案化光致抗蝕劑層。然後，以圖案化光致抗蝕劑 層為掩模，進行第二蝕刻工藝，以移除部分介電硬掩模層與部分介電層。之 後，移除圖案化光致抗蝕劑層。
依照本發明實施例所述的內連線工藝，上述在形成介電層之前，還可以 於基底上形成覆蓋層。
依照本發明實施例所述的內連線工藝，上述在形成介電層之後以及形成 圖案化金屬硬掩才莫層之前，還可以於介電層上形成研磨終止層或粘著層。
依照本發明實施例所述的內連線工藝，上述的導體層的形成方法例如是 先於基底上形成導體材料層。然後，進行平坦化工藝，以移除溝槽與第二開 口以外的導體材料層。
本發明另提出一種內連線工藝，其是先提供一基底，此基底中具有導電 區。然後，於基底上形成介電層。接著，於介電層上形成具有溝槽開口的圖 案化金屬硬掩模層。而後，於圖案化金屬硬掩模層上共形地形成介電硬掩模 層，並填入溝槽開口中。繼之，定義光致抗蝕劑圖案以移除溝槽開口中部分 介電硬掩模層與部分介電層，以於介電層中形成開口，其中此開口暴露出導 電區。然後，移除光致抗蝕劑圖案。隨後，於開口中形成保護層。接下來， 以圖案化金屬硬掩模層為掩模，進行第一蝕刻工藝，以於介電層中形成溝槽。 然後，移除保護層。之後，於溝槽與開口中形成導體層。
依照本發明實施例所述的內連線工藝，上述的開口的形成方法例如是先 於介電硬掩模層上形成圖案化光致抗蝕劑層。然後，以圖案化光致抗蝕劑層 為掩模，進行第二蝕刻工藝，以移除部分介電硬掩模層與部分介電層，直到 暴露出導電區。之後，移除圖案化光致抗蝕劑層。
依照本發明實施例所述的內連線工藝，上述的保護層的形成方法例如是
先於基底上形成保護材料層。之後，進行回蝕刻(etchingback)工藝，以移除 開口以外的保護材料層。
依照本發明實施例所述的內連線工藝，上述的導體層的形成方法例如是 先於基底上形成導體材料層。之後，進行平坦化工藝，以移除溝槽與開口以 外的導體材料層。
本發明在形成開口之前，先將形成於介電層上金屬硬掩模層圖案化，然 後再於圖案化金屬硬掩模層上共形地形成介電硬掩模層，之後直接進行光刻 工藝與蝕刻工藝來形成開口，藉由省略將介電硬掩模層圖案化的步驟以及因 為介電硬掩模層可以取代氮氧化矽的使用，避免針對氮氧化矽/金屬硬掩模層 所使用含氟化物的蝕刻氣體對金屬產生反應，減少蝕刻反應室中同時產生的 多種微粒，因此改善了蝕刻工藝的微粒表現。
為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較 佳實施例，並配合所附圖式，作詳細說明如下。
圖1A至圖IE為依照本發明一實施例所繪示的雙重金屬鑲嵌工藝的剖 面示意圖。
圖2A至圖2D為依照本發明另一實施例所繪示的雙重金屬鑲嵌工藝的
剖面示意圖。
圖3A至圖3D為依照本發明另一實施例所繪示的單一金屬鑲嵌工藝的 剖面示意圖。
主要元件符號說明100、300:基底
102、302:導電區
104、304:覆蓋層
106、306:介電層
108、308:研磨終止層/粘著層
110、310:金屬硬掩模層
110a、310a:圖案化金屬硬掩模層
112、312:介電硬掩模層
114:圖案化光致抗蝕劑層
116、120、 124、 313:開口
118、128:溝槽
122、314:導體層
126:保護層
具體實施例方式
以下將先以雙重金屬鑲嵌(dual damascene)工藝為例來說明本發明的內
連線工藝。
圖1A至圖1E為依照本發明一實施例所繪示的雙重金屬鑲嵌工藝的剖 面示意圖。首先，請參照圖1A，提供其中具有導電區102的基底100。基底 IOO例如是矽基底。導電區102可以是電極或導線。然後，選擇性地於基底
100上形成覆蓋層104。接著，於基底100上形成介電層106。介電層106 的材料例如是低介電常數材料，形成方法例如為化學氣相沉積法(chemical vapor deposition, CVD)。接下來，選擇性地於介電層106上形成研磨終止層 或粘著層108，形成研磨終止層或粘著層108的材料可為TEOS。之後，於 研磨終止層108上形成金屬硬掩模層110。金屬硬掩模層110的材料例如是 氮化鈦、氮化鉭或鈦鴒合金，形成方法例如為化學氣相沉積法。此外，覆蓋 層104與研磨終止層108的材料以及形成方法為本領域中具有通常知識者所 熟知，於此不再贅述。
然後，請參照圖1B，於金屬硬掩模層110上形成圖案化光致抗蝕劑層(未 繪示)，並以圖案化光致抗蝕劑層為掩模進行蝕刻工藝，以形成具有溝槽開 口的圖案化金屬硬掩模層110a。圖案化金屬硬掩模層110a暴露出後續形成 溝槽的區域。而後，於圖案化金屬硬掩模層110a上共形地形成介電硬掩模 層112，並填入溝槽開口中。介電硬掩模層112的材料例如是氧化矽或二氧 化矽，形成方法例如是化學氣相沉積法。在本實施例中，介電硬掩模層112 的材料例如是以四乙氧基矽烷(tetraethyl orthosilicate, TEOS)為氣體源所形成 的氧化矽或二氧化矽。當然，在其他實施例中，介電硬掩模層112的材料也 可以是碳化矽(SiC)、氮碳化矽(SiCN)或其他合適的介電材料。介電硬掩模層 112是用來防止圖案化金屬硬掩模層110a在後續的蝕刻工藝中，其中的金屬 材料與蝕刻氣體反應產生不易揮發的副產物，如氟化鈥(TiF3)等。
接著，請參照圖1C，於介電硬掩模層112上形成圖案化光致抗蝕劑層 114。圖案化光致抗蝕劑層114暴露出後續形成開口的區域。而後，以圖案 化光致抗蝕劑層114為掩模，進行蝕刻工藝，移除部分介電硬掩模層112、 研磨終止層108以及介電層106，以形成開口 116。
而後，請參照圖1D，移除圖案化光致抗蝕劑層114。隨後，以圖案化金 屬硬掩模層110a為掩模，進行蝕刻工藝，在圖案化金屬硬掩模層110a的溝 槽開口的範圍內，在介電層106中形成溝槽118與由開口 116向下延伸的開 口 120，其中開口 120暴露出導電區102上方的部分覆蓋層104。由於介電 硬掩模層112與介電層106皆為介電材料，因此在上述的介電層蝕刻工藝中， 圖案化金屬硬掩模層110a上的介電硬掩模層112也會同時被移除。繼之， 移除開口 120所暴露出的覆蓋層104,以暴露出部分導電區102。
特別一提的是，本發明在形成介電硬掩模層112之前，先將形成的金屬
硬掩模層110圖案化，然後在介電硬掩模層112之後直接進行光刻工藝與蝕 刻工藝來形成溝槽118與開口 120,因此省略了將介電硬掩^^莫層112圖案化
的步驟。
此外，在上述的步驟中，因為氮氧化矽被氧化矽取代，不需要利用針對 氮氧化矽的含氟和含氯的二種蝕刻氣體來將介電硬掩模層以及金屬硬掩模 層圖案化，因此可以避免反應室中同時產生多種的微粒，改善了蝕刻工藝的
微粒表現。
之後，請參照圖1E,於基底100上形成導體材料層(未繪示)，並填滿溝 槽118與開口 120。導體材料層的材料例如是銅或鴒。然後，例如使用化學 機械研磨(chemical mechanical polish, CMP)法來進行平坦化工藝，將溝槽118 與開口 120以外的導體材料層移除至研磨終止層108,以於溝槽118與開口 120中形成導體層122，使得導體層122可與導電區102電性連接而完成雙 重金屬鑲嵌的製作。
圖2A至圖2D為依照本發明另一實施例所繪示的雙重金屬鑲嵌工藝的 剖面示意圖。首先，請參照圖2A，其為接在圖1B之後所進行的步驟。在圖 2A中，於介電硬掩^f莫層112上形成圖案化光致抗蝕劑層114。圖案化光致抗 蝕劑層114暴露出後續形成開口的區域。而後，以圖案化光致抗蝕劑層114 為掩模，進行蝕刻工藝，移除部分介電硬掩模層112、研磨終止層108以及 介電層106直到暴露出導電區102上的部分覆蓋層104，以形成開口 124。
然後，請參照圖2B，移除圖案化光致抗蝕劑層114。繼之，於基底IOO 上形成保護材料層(未繪示)，並填滿開口 124。接著，進行回蝕刻工藝，以 形成保護層126,其中保護層126的蝕刻速率必須小於或等於介電層106的 蝕刻速率。
接著，請參照圖2C,以圖案化金屬硬掩模層110a為掩模，進行蝕刻工 藝，以於介電層106中形成溝槽128。特別一提的是，由於保護層126的蝕 刻速率小於或等於介電層106的蝕刻速率，因此在移除部分介電層106以形 成溝槽128時，保護層126仍保留在開口 124中，避免位於開口 124底部的 覆蓋層104受到蝕刻。
而後，請參照圖2D,移除保護層126。之後，於溝槽128與開口 124 中形成導體層122,以完成雙重金屬鑲嵌的製作。
值得一提的是，本發明的內連線工藝除了可以應用在上述的雙重金屬鑲
嵌工藝的外，當然也可以應用在單一金屬鑲嵌(single damascene)工藝。
圖3A至圖3D為依照本發明另一實施例所繪示的單一金屬鑲嵌工藝的 剖面示意圖。首先，請參照圖3A,提供其中具有導電區302的基底300。基 底300例如是矽基底。導電區302可以是電極或導線。然後，選擇性地於基 底300上形成覆蓋層304。接著，於基底300上形成介電層306。介電層306 的材料例如是低介電常數材料，形成方法例如為化學氣相沉積法。接下來， 選擇性地於介電層306上形成研磨終止層308。之後，於研磨終止層308上 形成金屬硬掩模層310。金屬硬掩模層310的材料例如是氮化鈦、氮化鉭或 鈦鴒合金，形成方法例如為化學氣相沉積法。同樣地，覆蓋層304與研磨終 止層308的材料以及形成方法為本領域中具有通常知識者所熟知，於此不再 贅述。
然後，請參照圖3B，將金屬硬掩模層310圖案化，以形成具有溝槽開 口的圖案化金屬硬掩模層31 Oa。圖案化金屬硬掩模層31 Oa暴露出後續形成 開口的區域。而後，於圖案化金屬硬掩模層310a上共形地形成介電硬掩模 層312，並填入溝槽開口中。介電硬掩模層312的材料例如是氧化矽或二氧 化矽，形成方法例如是化學氣相沉積法。在本實施例中，介電硬掩模層312 的材料例如是以四乙氧基矽烷為氣體源所形成的氧化矽或二氧化矽。當然， 在其他實施例中，介電硬掩模層312的材料也可以是碳化矽、氮碳化矽或其 他合適的介電材料。
接著，請參照圖3C，以圖案化金屬硬掩模層310a為掩模，進行蝕刻工 藝，以於介電層306中形成開口 313，其中開口 313暴露出導電區302上方 的部分覆蓋層304。繼之，移除開口 313所暴露出的覆蓋層304，以暴露出 部分導電區302。
之後，請參照圖3D，於開口 313中形成導體層314,使得導體層314 可與導電區302電性連接而完成單一金屬鑲嵌的製作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬 技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許 的更動與潤飾，因此本發明的保護範圍當視權利要求所界定者為準。
權利要求
1.一種內連線工藝，包括提供基底，該基底中具有導電區；於該基底上形成介電層；於該介電層上形成具有溝槽開口的圖案化金屬硬掩模層；於該圖案化金屬硬掩模層上共形地形成介電硬掩模層，並填入該溝槽開口中；定義光致抗蝕劑圖案以移除該溝槽開口中部分的該介電硬掩模層與部分該介電層，以於該介電層中形成第一開口；移除該光致抗蝕劑圖案；以該圖案化金屬硬掩模層為掩模，進行第一蝕刻工藝，在該圖案化金屬硬掩模層的該溝槽開口的範圍內，在該介電層中形成溝槽與由該第一開口向下延伸的第二開口，其中該第二開口暴露出該導電區；以及於該溝槽與該第二開口中形成導體層。
2. 如權利要求1所述的內連線工藝，其中該介電硬掩模層的材料包括氧 化矽。
3. 如權利要求1所述的內連線工藝，其中該圖案化金屬硬掩模層的材料 包括氮化鈥、氮化鉭或鈥鴒合金。
4. 如權利要求1所述的內連線工藝，其中該導電區包括導線或電極。
5. 如權利要求1所述的內連線工藝，其中該介電層的材料包括低介電常 數材料。
6. 如權利要求1所述的內連線工藝，其中該導體層的材料包括銅或鎢。
7. 如權利要求1所述的內連線工藝，其中該第一開口的形成方法包括 於該介電硬掩模層形成圖案化光致抗蝕劑層；以該圖案化光致抗蝕劑層為掩模，進行第二蝕刻工藝，以移除部分該介 電硬掩4莫層與部分該介電層；以及 移除該圖案化光致抗蝕劑層。
8. 如權利要求1所述的內連線工藝，其中在形成該介電層之前，還包括 於該基底上形成覆蓋層。
9. 如權利要求1所述的內連線工藝，其中該在形成該介電層之後以及形成該圖案化金屬硬掩模層之前，還包括於該介電層上形成研磨終止層或粘著層。
10. 如權利要求1所述的內連線工藝，其中該導體層的形成方法包括 於該基底上形成導體材料層；以及進行平坦化工藝，以移除該溝槽與該第二開口以外的該導體材料層。
11. 一種內連線工藝，包括 提供基底，該基底中具有導電區； 於該基底上形成介電層；於該介電層上形成具有溝槽開口的圖案化金屬硬掩模層； 於該圖案化金屬硬掩模層上共形地形成介電硬掩模層，並填入該溝槽開 口中；定義光致抗蝕劑圖案以移除該溝槽開口中部分的該介電硬掩模層與部 分該介電層，以於該介電層中形成開口，其中該開口暴露出該導電區； 於該開口中形成保護層； 移除該光致抗蝕劑圖案；以該圖案化金屬硬掩模層為掩模，進行第一蝕刻工藝，以於該介電層中 形成溝槽；移除該保護層；以及 於該溝槽與該開口中形成導體層。
12. 如權利要求11所述的內連線工藝，其中該介電硬掩模層的材料包括氧化矽。
13. 如權利要求11所述的內連線工藝，其中該圖案化金屬硬掩模層的材 料包括氨化鈦、氮化鉭或鈥鴒合金。
14. 如權利要求11所述的內連線工藝，其中該導電區包括導線或電極。
15. 如權利要求11所述的內連線工藝，其中該介電層的材料包括低介電常數材料。
16. 如權利要求11所述的內連線工藝，其中該導體層的材料包括銅或鴒。
17. 如權利要求11所述的內連線工藝，其中該開口的形成方法包括 於該介電硬掩模層上形成圖案化光致抗蝕劑層；以該圖案化光致抗蝕劑層為掩模，進行第二蝕刻工藝，以移除部分該介 電硬掩模層與部分該介電層，直到暴露出該導電區；以及移除該圖案化光致抗蝕劑層。
18. 如權利要求11所述的內連線工藝，其中在形成該介電層之前，還包 括於該基底上形成覆蓋層。
19. 如權利要求11所述的內連線工藝，其中該在形成該介電層之後以及 形成該圖案化金屬硬掩模層之前，還包括於該介電層上形成研磨終止層或粘著層。
20. 如權利要求11所述的內連線工藝，其中該保護層的形成方法包括 於該基底上形成保護材料層；以及進行回蝕刻工藝，以移除該開口以外的該保護材料層。
21. 如權利要求11所述的內連線工藝，其中該導體層的形成方法包括 於該基底上形成導體材料層；以及進行平坦化工藝，以移除該溝槽與該開口以外的該導體材料層。
全文摘要
一種內連線工藝，首先提供具有導電區的基底。於基底上形成介電層。接著，於介電層上形成具有溝槽開口的圖案化金屬硬掩模層。於圖案化金屬硬掩模層上共形地形成介電硬掩模層，並填入溝槽開口中。定義光致抗蝕劑圖案以移除溝槽開口中部分介電硬掩模層與部分介電層，以於介電層中形成第一開口。移除光致抗蝕劑圖案。以圖案化金屬硬掩模層為掩模，進行第一蝕刻工藝，在圖案化金屬硬掩模層的溝槽開口的範圍內，在介電層中形成溝槽與由第一開口向下延伸的第二開口。第二開口暴露出導電區。於溝槽與第二開口中形成導體層。
文檔編號H01L21/70GK101359619SQ20071013836
公開日2009年2月4日 申請日期2007年8月1日 優先權日2007年8月1日
發明者白世傑, 宏 馬 申請人:聯華電子股份有限公司