一種基於fpga的頻率測量方法
2023-05-10 18:39:21 2
一種基於fpga的頻率測量方法
【專利摘要】本發明提供一種基於FPGA的頻率測量方法，採用一個標準的基準時鐘，在單位時間(1s)裡對被測信號的脈衝數進行計數，即為信號的頻率，由於閘門的起始和結束時刻對於信號來說是隨機的，將會有一個脈衝周期的量化誤差，進一步分析測量準確度：設待測信號脈衝周期為Tx,頻率為Fx，當測量時間為T=1s時，測量準確度為＆=Tx/T=1/Fx；已知直接測頻法的測量準確度與信號的頻率有關：當待測信號頻率越高，測量準確度也越高，反之測量準確度也越低；直接測頻法只適合測量頻率較高的信號，不能滿足在整個測量頻段內的測量精度保持不變頻率的要求，為克服低頻段測量的不準確問題，採用門控信號和被測信號對計數器的使能信號進行雙重控制，提高了準確度。
【專利說明】—種基於FPGA的頻率測量方法
【技術領域】
[0001]本發明涉及電子設計自動化(EDA)領域，尤其涉及一種基於FPGA的頻率測量方法或數字頻率計的設計方法。
【背景技術】
[0002]伴隨著集成電路(IC)技術的發展，電子設計自動化(EDA)逐漸成為重要的設計手段，已經廣泛應用於模擬與數字電路系統等許多領域。電子設計自動化是一種實現電系統或電子產品自動化設計的技術，它與電子技術、微電子技術的發展密切相關，它吸收了計算機科學領域的大多數最新研究成果，以高性能的計算機作為工作平臺，促進了工程發展。
[0003]數字頻率計是一種基本的測量儀器。它被廣泛應用與航天、電子、測控等領域。採用等精度頻率測量方法具有測量精度保持恆定，不隨所測信號的變化而變化的特點。本文首先綜述了 EDA技術的發展概況，FPGA/CPLD開發的涵義、優缺點，VHDL語言的歷史及其優點，概述了 EDA軟體平臺QUARTUS II ;然後介紹了頻率測量的一般原理，利用等精度測量原理，通過FPGA運用VHDL編程，利用FPGA(現場可編程門陣列)晶片設計了一個8位數字式等精度頻率計，該頻率計的測量範圍為0-100MHZ，利用QUARTUS II集成開發環境進行編輯、綜合、波形仿真，並下載到CPLD器件中，經實際電路測試，仿真和實驗結果表明，該頻率計有較高的實用性和可靠性。
【發明內容】
[0004]本發明的目的是提供一種基於FPGA的頻率測量方法。
[0005]本發明的目的是按以下方式實現的，採用一個標準的基準時鐘，在單位時間(Is)裡對被測信號的脈衝數進行計數，即為信號的頻率，由於閘門的起始和結束時刻對於信號來說是隨機的，將會有一個脈衝周期的量化誤差，進一步分析測量準確度:設待測信號脈衝周期為Tx，頻率為Fx，當測量時間為T=Is時，測量準確度為& =Tx/T=l/Fx ;已知直接測頻法的測量準確度與信號的頻率有關:當待測信號頻率越高，測量準確度也越高，反之測量準確度也越低；直接測頻法只適合測量頻率較高的信號，不能滿足在整個測量頻段內的測量精度保持不變頻率的要求，為克服低頻段測量的不準確問題，採用門控信號和被測信號對計數器的使能信號進行雙重控制，提高了準確度，當門控信號為I時，使能信號並不為1，只有被測信號的上升沿到來時，使能端才開始發送有效信號，兩個計數器同時開始計數，當門控信號變為O時，使能信號並不是立即改變，而是當被測信號的下一個上升沿到來時才變為0，計數器停止計數，因此測量的誤差最多為一個標準時鐘周期，當採用IOOMHz的信號作為標準信號時，誤差最大為0.01 μ s ;具體步驟如下:
I)利用串行總線數據傳輸方法，計算每秒鐘內待測信號脈衝個數，要求計數使能信號TSTEN能產生一個I秒脈寬的周期信號，並對頻率計的每一計數器cntlO的ENA使能端進行同步控制，當TSTEN為高電平時，允許計數；低電平時，停止計數，並保持其所計的數，在停止計數期間，首先需要一個鎖存信號LOAD的上跳沿將計數器在前I秒鐘的計數值鎖存進32位鎖存器REG32B中，並由外部的解碼器譯出並穩定顯示，鎖存信號之後，必須由清零信號CLR_CNT對計數器進行清零，為下一秒鐘的計數操作做準備；
2)當系統正常工作時，脈衝發生器提供的IHz的輸入信號，經過測頻控制信號發生器進行信號的變換，產生計數信號，被測信號通過信號整形電路產生同頻率的矩形波，送入計數模塊，計數模塊對輸入的矩形波進行計數，將計數結果送入鎖存器中，保證系統穩定顯示數據，顯示解碼驅動電路將二進位表示的計數結果轉換成相應的能夠在液晶屏顯示的十進位結果；
3)頻率計採用等精度頻率測量法，測量精度保持恆定，不隨所測信號的變化而變化，在快速測量的要求下，要保證較高精度的測頻，必須採用較高的標準頻率信號，單片機受本身時鐘頻率和若干指令運算的限制，測頻速度較慢，無法滿足高速、高精度的測頻要求；而採用高集成度、高速的現場可編程門陣列FPGA為實現高速、高精度的測頻提供了保證；
4)等精度測量方法的閘門時間不是固定的值，而是被測信號周期的整數倍，即與被測信號同步，因此，避除了對被測信號計數所產生± I個字誤差，並且達到了在整個測試頻段的等精度測量，在測量過程中，有兩個計數器分別對標準信號和被測信號同時計數，首先給出閘門開啟信號，即預置閘門上升沿信號，此時計數器並不開始計數，而是等到被測信號的上升沿信號到來時，計數器才真正開始計數，然後預置閘門關閉信號，即下降沿信號到時，計數器並不立即停止計數，而是等到被測信號的上升沿信號到來時才結束計數，完成一次測量過程，能夠看出，實際閘門時間t與預置閘門時間tl並不嚴格相等，但差值不超過被測信號的一個周期；
5)等精度測頻方法中，CNTl和CNT2是兩個可控計數器，標準頻率信號從CNTl的時鐘輸入端CLK輸入；經整形後的被測信號從CNT2的時鐘輸入端CLK輸入，當預置門控信號為高電平時，經整形後的被測信號的上升沿信號通過D觸發器的Q端同時啟動CNTl和CNT2，CNTUCNT2同時對標準頻率信號和經整形後的被測信號進行計數，分別為Ns與Nx，當預置門信號為低電平的時候，後而來的被測信號的上升沿信號將使兩個計數器同時關閉，所測得的頻率為(Fs/Ns) *NX，則等精度測量方法測量精度與預置門寬度的標準頻率有關，與被測信號的頻率無關，在預置門時間和常規測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變；
6)誤差分析:設在一次實際閘門時間t中計數器對被測信號的計數值為Nx，對標準信號的計數值為Ns。標準信號的頻率為fs，則被測信號的頻率如式(2-1):
fx=(Nx/Ns).fs(2-1)
由式1-1可知，若忽略標頻fs的誤差，則等精度測頻可能產生的相對誤差如式(2-2): δ=(Ifxe-fxI/fxe)X100%(2-2)
其中fxe為被測信號頻率的準確值；
在測量中，由於fx計數的起停時間都是由該信號的上升沿觸發的，在閘門時間t內對fx的計數Nx無誤差(t=NxTx) Jtfs的計數Ns最多相差一個數的誤差，即I ANsI≤1，其測量頻率如式(2-3):
fxe=[Nx/(Ns+ Δ Ns)].fs(2-3)
將式(2_1)和(2_3)代入式(2_2),並整理如式(2_4): δ =I Δ Ns I/Ns ≤ 1/Ns=l/(t.fs)(2-4) 由上式看出，測量頻率的相對誤差與被測信號頻率的大小無關，僅與閘門時間和標準信號頻率有關，即實現了整個測試頻段的等精度測量，閘門時間越長，標準頻率越高，測頻的相對誤差就越小，標準頻率可由穩定度好精度高的高頻率晶體振蕩器產生，在保證測量精度不變的前提下，提高標準信號頻率，可使閘門時間縮短，即提高測試速度；
7)系統總體設計如下:
當系統正常工作時，由系統時鐘提供的IOOMHz的輸入信號，經過信號源模塊，先通過100分頻產生IMHZ的時鐘信號，再將IMHZ的時鐘信號分頻產生多種頻率輸出，其中IHZ的輸出頻率被作為控制模塊的時鐘輸入，7812HZ的輸出頻率被作為顯示模塊的時鐘輸入，由控制模塊產生的計數使能信號testen和清零信號clr對計數模塊進行控制，而由其產生的鎖存信號load對鎖存模塊進行控制，一旦計數使能信號為高電平，並且時鐘上升沿到來，計數器便開始正常計數，清零信號到來則計數清零，而當鎖存信號為高電平時，數據便被鎖存器鎖存，然後將鎖存的數據輸出到顯示模塊顯示出來，數據鎖存保證系統可以穩定顯示數據，顯示器部分用1602液晶顯示，數字頻率計是由5個部分組成組成，分別是:分頻器、門控電路、計數器、鎖存器和顯示器；
其中:根據數字頻率計的系統原理，gate_control控制信號發生器，gate_control的計數使能信號gate_C0ntr0l能產生一個I s寬的周期信號，並對頻率計的每一計數器couter的ENA使能端進行同步控制:當gate_control高電平時允許計數、低電平時停止計數；
flip_latch為鎖存器，在信號load的上升沿時，立即對模塊的輸入口的數據鎖存到flip_latch的內部，並由flip_latch的輸出端輸出，然後，1062液晶屏輸出。在這裡使用了鎖存器，好處是穩定顯示數據，不會由於周期性的清零信號而不斷閃爍counter為十進位計數器，有一時鐘使能輸入端ENA，用於鎖定計數值。當高電平時允許計數，低電平時禁止計數。將八個十進位計數器counter級聯起來實現8位十進位計數功能[2』7]。LCD_Driver為七段解碼顯示驅動電路，將頻率計數的結果譯成能在數碼管上顯示的相對應的阿拉伯數字，便於讀取測量的結果；
為了實現系統功能，測頻控制信號發生器gate_control、計數器counter、鎖存器flip_latch存在一個工作時序的問題，設計時需要綜合考慮；
8位數字頻率計的頂層框圖main, bdf,設計實現包括信號源模塊F1MHZ、CNT、頻率計模塊FREQ和顯示模塊LCD_Drive三大模塊，下面分別介紹三個模塊的結構和實現方法；
信號源模塊
信號源是為了產生IMHz的門控信號和待測的定頻信號，而對輸入系統時鐘elk(50MHz)進行分頻的模塊,設計原始碼gate_control.v對輸入系統時鐘elk (50MHz)進行分頻產生IMHz信號；
分頻器
CLK為PIN1MHZ輸入的IMHZ信號，freql為輸出給控制信號發生器的IHZ信號； 測頻控制信號產生器
控制模塊的作用是產生測頻所需要的各種控制信號，控制信號的標準輸入時鐘為1HZ，每兩個時鐘周期進行一次頻率測量，該模塊產生的個控制信號用於在每次測量開始時，對計數器進行復位，以清除上次測量的結果，該復位信號高電平有效，持續半個時鐘周期的時間，fdiv為計數允許信號，在fdiv信號的上升沿時刻計數模塊開始對輸入信號的頻率進行測量，測量時間恰為一個時鐘周期，正好為單位時間1S，在此時間裡被測信號的脈衝數進行計數，即為信號的頻率，然後將值鎖存，並送到數碼管顯示出來，設置鎖存器的好處是使顯示的數據穩定，不會由於周期性的清零信號而不斷閃爍，在每一次測量開始時，都必須重新對計數器清O ;
鎖存器
鎖存器模塊也是必不可少的，測量模塊測量完成後，在load信號的上升沿時刻將測量值鎖存到寄存器中，然後輸出到顯示模塊，鎖存器是起數據保持的作用，它將會把數據保存到下次觸發或復位，鎖存器模塊是主從觸發器組成的，用於存儲數據來進行交換，使數據穩定下來保持一段時間不變化，直到新的數據將其替換；
程序是用來實現鎖存器模塊的功能，在鎖存信號load的上升沿到來時，鎖存器將測量值鎖存到寄存器，然後輸出到顯示模塊，鎖存輸出並不是立即進行的，而是經歷了一個短暫的延時，這是由於硬體引起的；
十進位計數器
計數器模塊是由8個帶有異步清零端，進位信號輸出的模為10的計數模塊級連而成，通過counter進行元件例化實現，此十進位計數器的特殊之處是，有一時鐘使能輸入端ENA，用於鎖定計數器，當高電平計數允許，低電平時計數禁止，計數器模塊用於對輸入信號的脈衝進行計數，該模塊必須有計數允許、異步清零等埠，以便於控制模塊對其進行控制；
程序模塊實現的功能是帶使能端的10進位計數，程序要求只有當使能端信號為高電平時計數器才能正常工作，每個時鐘的上升沿到來時計數器加1，因為這裡要實現的是10進位計數，所以當計數到10時計數器清零，同時產生進位信號，這裡的進位信號僅為一個脈衝信號，一旦計數從10變為1，脈衝信號立即變為低電平，同時該計數器也應帶有清零信號，一旦清零信號為高電平，計數器立即清零；
顯示模塊是IXD1602液晶顯示屏:
液晶顯示屏驅動模塊型號是IXD1602。
[0006]本發明的有益效果是:本發明提供了為克服低頻段測量的不準確問題，採用門控信號和被測信號對計數器的使能信號進行雙重控制，大大提高了準確度。當門控信號為I時，使能信號並不為1，只有被測信號的上升沿到來時，使能端才開始發送有效信號，兩個計數器同時開始計數。當門控信號變為O時，使能信號並不是立即改變，而是當被測信號的下一個上升沿到來時才變為0，計數器停止計數。因此測量的誤差最多為一個標準時鐘周期。當採用IOOMHz的信號作為標準信號時，誤差最大為0.01 μ S。
【專利附圖】
【附圖說明】
[0007]圖1是等精度測頻原理波形圖圖；
圖2是等精度測頻實現原理圖；
圖3是數字頻率計的原理框圖；
圖4是fdiv封裝圖；
圖5是fdiv的時序仿真圖；圖6是flip_latch的封裝圖；
圖7是flip_latch的時序仿真圖；
圖8是counter的封裝圖；
_是CNTlO的時序仿真圖；
圖10是IXD1602液晶顯示屏驅動模塊結構圖；
圖11是IXD1602液晶顯示屏驅動模塊的仿真圖。
【具體實施方式】[0008]參照說明書附圖對本發明的方法作以下詳細地說明。
[0009]等精度測頻方法是在直接測頻方法的基礎上發展起來的。它的閘門時間不是固定的值，而是被測信號周期的整數倍，即與被測信號同步，因此，避除了對被測信號計數所產生±1個字誤差，並且達到了在整個測試頻段的等精度測量。其測頻原理如圖2.1所示。在測量過程中，有兩個計數器分別對標準信號和被測信號同時計數。首先給出閘門開啟信號(預置閘門上升沿)，此時計數器並不開始計數，而是等到被測信號的上升沿到來時，計數器才真正開始計數。然後預置閘門關閉信號(下降沿)到時，計數器並不立即停止計數，而是等到被測信號的上升沿到來時才結束計數，完成一次測量過程。可以看出，實際閘門時間t與預置閘門時間tl並不嚴格相等，但差值不超過被測信號的一個周期。
[0010]等精度測頻原理波形圖如圖1所示:
等精度測頻的實現方法可簡化為圖2所示。CNTl和CNT2是兩個可控計數器，標準頻率信號從CNTl的時鐘輸入端CLK輸入；經整形後的被測信號從CNT2的時鐘輸入端CLK輸入。當預置門控信號為高電平時，經整形後的被測信號的上升沿通過D觸發器的Q端同時啟動CNTl和CNT2。CNTUCNT2同時對標準頻率信號和經整形後的被測信號進行計數，分別為Ns與Nx。當預置門信號為低電平的時候，後而來的被測信號的上升沿將使兩個計數器同時關閉，所測得的頻率為(FS/NS)*NX。則等精度測量方法測量精度與預置門寬度的標準頻率有關，與被測信號的頻率無關。在預置門時間和常規測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變。圖2是等精度測頻實現原理圖誤差分析
設在一次實際閘門時間t中計數器對被測信號的計數值為Nx，對標準信號的計數值為Ns。標準信號的頻率為fs，則被測信號的頻率如式(2-1):
fx=(Nx/Ns).fs(2-1)
由式1-1可知，若忽略標頻fs的誤差，則等精度測頻可能產生的相對誤差如式(2-2): δ=(Ifxe-fxI/fxe)X100%(2-2)
其中fxe為被測信號頻率的準確值。
[0011]在測量中，由於fx計數的起停時間都是由該信號的上升沿觸發的，在閘門時間t內對fx的計數Nx無誤差(t=NxTx) difs的計數Ns最多相差一個數的誤差，即I ANsI≤1，其測量頻率如式(2-3):
fxe=[Nx/(Ns+ Δ Ns)].fs(2-3)
將式(2_1)和(2_3)代入式(2_2),並整理如式(2_4): δ =I Δ Ns I/Ns≤ 1/Ns=l/(t.fs)(2-4) 由上式可以看出，測量頻率的相對誤差與被測信號頻率的大小無關，僅與閘門時間和標準信號頻率有關，即實現了整個測試頻段的等精度測量。閘門時間越長，標準頻率越高，測頻的相對誤差就越小。標準頻率可由穩定度好、精度高的高頻率晶體振蕩器產生，在保證測量精度不變的前提下，提高標準信號頻率，可使閘門時間縮短，即提高測試速度。
[0012]系統的總體設計
當系統正常工作時，由系統時鐘提供的IOOMHz的輸入信號，經過信號源模塊，先通過100分頻產生IMHZ的時鐘信號，再將IMHZ的時鐘信號分頻產生多種頻率輸出，其中IHZ的輸出頻率被作為控制模塊的時鐘輸入，7812HZ的輸出頻率被作為顯示模塊的時鐘輸入，由控制模塊產生的計數使能信號testen和清零信號clr對計數模塊進行控制，而由其產生的鎖存信號load對鎖存模塊進行控制，一旦計數使能信號為高電平，並且時鐘上升沿到來，計數器便開始正常計數，清零信號到來則計數清零，而當鎖存信號為高電平時，數據便被鎖存器鎖存，然後將鎖存的數據輸出到顯示模塊顯示出來，數據鎖存保證系統可以穩定顯示數據，顯示器部分用1602液晶顯示。
[0013]數字頻率計的原理框圖如圖3所示。主要由5個部分組成組成，分別是:分頻器、門控電路、計數器、鎖存器和顯示器。
[0014]根據數字頻率計的系統原理,gate_control控制信號發生器。gate_control的計數使能信號gate_control能產生一個I s寬的周期信號，並對頻率計的每一計數器couter的ENA使能端進行同步控制:當gate_control高電平時允許計數、低電平時停止計數。
[0015]flip_latch為鎖存器。在信號load的上升沿時，立即對模塊的輸入口的數據鎖存到flip_latch的內部，並由flip_latch的輸出端輸出，然後，1062液晶屏輸出。在這裡使用了鎖存器，好處是可以穩定顯示數據，不會由於周期性的清零信號而不斷閃爍。counter為十進位計數器。有一時鐘使能輸入端ENA，用於鎖定計數值。當高電平時允許計數，低電平時禁止計數。將八個十進位計數器counter級聯起來實現8位十進位計數功能[2'7]。LCD_Driver為七段解碼顯示驅動電路，可以將頻率計數的結果譯成能在數碼管上顯示的相對應的阿拉伯數字，便於讀取測量的結果。
[0016]為了實現系統功能，測頻控制信號發生器gate_C0ntr0l、計數器counter、鎖存器flip_latch存在一個工作時序的問題，設計時需要綜合考慮。
[0017]8位數字頻率計的頂層框圖(main, bdf )，設計實現包括信號源模塊(F1MHZ、CNT),頻率計模塊(FREQ)和顯示模塊(LCD_Drive)三大模塊。下面分別介紹三個模塊的結構和實現方法。
[0018]信號源模塊
信號源是為了產生IMHz的門控信號和待測的定頻信號，而對輸入系統時鐘elk(50MHz)進行分頻的模塊,設計原始碼gate_control.v對輸入系統時鐘elk (50MHz)進行分頻產生IMHz信號。
[0019]分頻器
fdiv的封裝圖如圖4，圖中CLK為PIN1MHZ輸入的IMHZ信號，freql為輸出給控制信號發生器的IHZ信號。
[0020]fdiv的工作時序仿真圖如圖5所示。
[0021]測頻控制信號產生器 控制模塊的作用是產生測頻所需要的各種控制信號。控制信號的標準輸入時鐘為1HZ，每兩個時鐘周期進行一次頻率測量。該模塊產生的個控制信號用於在每次測量開始時，對計數器進行復位，以清除上次測量的結果，該復位信號高電平有效，持續半個時鐘周期的時間。fdiv為計數允許信號，在fdiv信號的上升沿時刻計數模塊開始對輸入信號的頻率進行測量，測量時間恰為一個時鐘周期(正好為單位時間Is)，在此時間裡被測信號的脈衝數進行計數，即為信號的頻率。然後將值鎖存，並送到數碼管顯示出來。設置鎖存器的好處是使顯示的數據穩定，不會由於周期性的清零信號而不斷閃爍。在每一次測量開始時，都必須重新對計數器清O。
[0022]鎖存器
鎖存器模塊也是必不可少的，測量模塊測量完成後，在load信號的上升沿時刻將測量值鎖存到寄存器中，然後輸出到顯示模塊。鎖存器是起數據保持的作用，它將會把數據保存到下次觸發或復位。主要是主從觸發器組成的。用於存儲數據來進行交換，使數據穩定下來保持一段時間不變化，直到新的數據將其替換。
[0023]鎖存器flip_latch 的封裝如圖 6。elk 接 gate_control 的 latch_en 端。
[0024]鎖存器flip_latch的工作時序圖如圖7所示。
[0025]本程序是用來實現鎖存器模塊的功能，但它的程序相當簡單，在鎖存信號load的上升沿到來時，鎖存器將測量值鎖存到寄存器，然後輸出到顯示模塊。但從仿真圖3.9中可以明顯的看出，鎖存輸出並不是立即進行的，而是經歷了一個短暫的延時，這是由於硬體引起的。
[0026]十進位計數器
計數器模塊是由8個帶有異步清零端，進位信號輸出的模為10的計數模塊級連而成。通過(counter)進行元件例化實現。此十進位計數器的特殊之處是，有一時鐘使能輸入端ENA，用於鎖定計數器。當高電平計數允許，低電平時計數禁止。計數器模塊用於對輸入信號的脈衝進行計數，該模塊必須有計數允許、異步清零等埠，以便於控制模塊對其進行控制。
[0027]counter的封裝如圖8所示，其中CLR為復位接gate_control的couter_clr端，EN 接 gate_control 的 couter_en 端，Q[3..0]接鎖存器的 A[3...0]端。
[0028]有時鐘使能的十進位計數器counter的工作時序仿真圖,如圖9所示。
[0029]此程序模塊實現的功能是帶使能端的10進位計數。程序要求只有當使能端信號為高電平時計數器才能正常工作，每個時鐘的上升沿到來時計數器加1，因為這裡要實現的是10進位計數，所以當計數到10時計數器清零，同時產生進位信號，這裡的進位信號僅為一個脈衝信號，一旦計數從10變為1，脈衝信號立即變為低電平。同時該計數器也應帶有清零信號，一旦清零信號為高電平，計數器立即清零。
[0030]顯示模塊IXD1602液晶顯示屏簡介:
1.簡介
工業字符型液晶，能夠同時顯示16x02即32個字符。(16列2行)
注:為了表示的方便，後文皆以I表示高電平，O表示第電平。
[0031]2.管腳功能
1602採用標準的16腳接口，其中:第I腳:vss為電源地；
第2腳:VDD接5V電源正極；
第3腳:V0為液晶顯示器對比度調整端，接正電源時對比度最弱，接地電源時對比度最高(對比度過高時會產生「鬼影」，使用時可以通過一個IOK的電位器調整對比度)；
第4腳:RS為寄存器選擇，高電平I時選擇數據寄存器、低電平O時選擇指令寄存器； 第5腳:RW為讀寫信號線，高電平⑴時進行讀操作，低電平(O)時進行寫操作；
第6腳:E (或EN)端為使能(enable)端；
第7~14腳:DO~D7為8位雙向數據端；
第15~16腳:空腳或背燈電源。15腳背光正極，16腳背光負極。
[0032]3.操作控制
操作控制表
操作
讀狀態
寫指令
讀數據
寫數據` 輸入
RS=O, Rff=I, E=I
RS=O, Rff=O,
D0~7=指令碼，E=H脈衝
RS=I，Rff=I, E=I
RS=I，Rff=O,
D0~7=數據，E=H脈衝。
[0033]4.字符集
1602液晶模塊內部的字符發生存儲器(CGROM)已經存儲了 160個不同的點陣字符圖形，這些字符有:阿拉伯數字、英文字母的大小寫、常用的符號、和日文假名等，每一個字符都有一個固定的代碼，比如大寫的英文字母「A」的代碼是01000001B (41H)，顯示時模塊把地址41H中的點陣字符圖形顯示出來，我們就能看到字母「A」。
[0034]因為1602識別的是ASCII碼，試驗可以用ASCII碼直接賦值，在單片機編程中還可以用字符型常量或變量賦值，如』 A』。
[0035]以下是1602的16進位ASCII碼錶地址:
讀的時候，先讀左邊那列，再讀上面那行，如:感嘆號！的ASCII為0x21，字母B的ASCII為0x42 (前面加Ox表示十六進位)。
[0036][編輯本段]指令集
1602通過D(TD7的8位數據端傳輸數據和指令。
[0037]顯示模式設置:(初始化)
0011 0000 [0x38]設置16 X 2顯示，5 X 7點陣，8位數據接口；
顯示開關及光標設置:(初始化)
0000 IDCB D顯示(I有效)、C光標顯示(I有效)、B光標閃爍(I有效)OOOO OlNS N=I (讀或寫一個字符後地址指針加I &光標加1)，
N=O (讀或寫一個字符後地址指針減I &光標減I)，
S=I且N=I (當寫一個字符後，整屏顯示左移) s=0當寫一個字符後，整屏顯示不移動 數據指針設置:
數據首地址為80H，所以數據地址為80H+地址碼(0-27H，40-67H)
其他設置:
01H(顯示清屏,數據指針=0,所有顯示=0) ；02H(顯示回車,數據指針=0)。
[0038]IXD1602液晶顯示屏驅動模塊，結構如圖11所示；
Latch_en 接 gate_control 中的 latch_en, clk_LCD 接 elk。
[0039]仿真參數:定時為1/25KHZ計數值為10測量輸入信號頻率為25Khz/10=2.5KHZLCD顯示為IOHZ。
[0040]除說明書所述的技術特徵外，均為本專業技術人員的已知技術。
【權利要求】
1.一種基於FPGA的頻率測量方法，其特徵在於包括:採用一個標準的基準時鐘，在單位時間(Is)裡對被測信號的脈衝數進行計數，即為信號的頻率，由於閘門的起始和結束時刻對於信號來說是隨機的，將會有一個脈衝周期的量化誤差，進一步分析測量準確度:設待測信號脈衝周期為Tx，頻率為Fx，當測量時間為T=Is時，測量準確度為& =Tx/T=l/Fx ；已知直接測頻法的測量準確度與信號的頻率有關:當待測信號頻率越高，測量準確度也越高，反之測量準確度也越低；直接測頻法只適合測量頻率較高的信號，不能滿足在整個測量頻段內的測量精度保持不變頻率的要求，為克服低頻段測量的不準確問題，採用門控信號和被測信號對計數器的使能信號進行雙重控制，提高了準確度，當門控信號為I時，使能信號並不為1，只有被測信號的上升沿到來時，使能端才開始發送有效信號，兩個計數器同時開始計數，當門控信號變為O時，使能信號並不是立即改變，而是當被測信號的下一個上升沿到來時才變為O，計數器停止計數，因此測量的誤差最多為一個標準時鐘周期，當採用.1OOMHz的信號作為標準信號時，誤差最大為0.01 μ s ;具體步驟如下: .1)利用串行總線數據傳輸方法，計算每秒鐘內待測信號脈衝個數，要求計數使能信號TSTEN能產生一個I秒脈寬的周期信號，並對頻率計的每一計數器cntlO的ENA使能端進行同步控制，當TSTEN為高電平時，允許計數；低電平時，停止計數，並保持其所計的數，在停止計數期間，首先需要一個鎖存信號LOAD的上跳沿將計數器在前I秒鐘的計數值鎖存進32位鎖存器REG32B中，並由外部的解碼器譯出並穩定顯示，鎖存信號之後，必須由清零信號CLR_CNT對計數器進行清零，為下一秒鐘的計數操作做準備； .2)當系統正常工作時，脈衝發生器提供的IHz的輸入信號，經過測頻控制信號發生器進行信號的變換，產生計數信號，被測信號通過信號整形電路產生同頻率的矩形波，送入計數模塊，計數模塊對輸入的矩形波進行計數，將計數結果送入鎖存器中，保證系統穩定顯示數據，顯示解碼驅動電路將二進位表示的計數結果轉換成相應的能夠在液晶屏顯示的十進位結果； .3)頻率計採用等精度頻率測量法，測量精度保持恆定，不隨所測信號的變化而變化，在快速測量的要求下，要保證較高精度的測頻，必須採用較高的標準頻率信號，單片機受本身時鐘頻率和若干指令運算的限制，測頻速度較慢，無法滿足高速、高精度的測頻要求；而採用高集成度、高速的現場可編程門陣列FPGA為實現高速、高精度的測頻提供了保證； .4)等精度測量方法的閘門時間不是固定的值，而是被測信號周期的整數倍，即與被測信號同步，因此，避除了對被測信號計數所產生± I個字誤差，並且達到了在整個測試頻段的等精度測量，在測量過程中，有兩個計數器分別對標準信號和被測信號同時計數，首先給出閘門開啟信號，即預置閘門上升沿信號，此時計數器並不開始計數，而是等到被測信號的上升沿信號到來時，計數器才真正開始計數，然後預置閘門關閉信號，即下降沿信號到時，計數器並不立即停止計數，而是等到被測信號的上升沿信號到來時才結束計數，完成一次測量過程，能夠看出，實際閘門時間t與預置閘門時間tl並不嚴格相等，但差值不超過被測信號的一個周期； .5)等精度測頻方法中，CNTl和CNT2是兩個可控計數器，標準頻率信號從CNTl的時鐘輸入端CLK輸入；經整形後的被測信號從CNT2的時鐘輸入端CLK輸入，當預置門控信號為高電平時，經整形後的被測信號的上升沿信號通過D觸發器的Q端同時啟動CNTl和CNT2，CNTUCNT2同時對標準頻率信號和經整形後的被測信號進行計數，分別為Ns與Nx，當預置門信號為低電平的時候，後而來的被測信號的上升沿信號將使兩個計數器同時關閉，所測得的頻率為(Fs/Ns) *NX，則等精度測量方法測量精度與預置門寬度的標準頻率有關，與被測信號的頻率無關，在預置門時間和常規測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變； 6)誤差分析:設在一次實際閘門時間t中計數器對被測信號的計數值為Nx，對標準信號的計數值為Ns，標準信號的頻率為fs，則被測信號的頻率如式(2-1): fx=(Nx/Ns).fs(2-1) 由式1-1可知，若忽略標頻fs的誤差，則等精度測頻可能產生的相對誤差如式(2-2): δ=(Ifxe-fxI/fxe)X100%(2-2) 其中fxe為被測信號頻率的準確值； 在測量中，由於fx計數的起停時間都是由該信號的上升沿觸發的，在閘門時間t內對fx的計數Nx無誤差(t=NxTx) Jtfs的計數Ns最多相差一個數的誤差，即I ANsI≤1，其測量頻率如式(2-3): fxe=[Nx/(Ns+ Δ Ns)].fs(2-3) 將式(2_1)和(2_3)代入式(2_2),並整理如式(2_4): δ =I Δ Ns I/Ns ^ 1/Ns=l/(t.fs)(2-4) 由上式看出，測量頻率的相對誤差與被測信號頻率的大小無關，僅與閘門時間和標準信號頻率有關，即實現了整個測試頻段的等精度測量，閘門時間越長，標準頻率越高，測頻的相對誤差就越小，標準頻率可由穩定度好精度高的高頻率晶體振蕩器產生，在保證測量精度不變的前提下，提高標 準信號頻率，可使閘門時間縮短，即提高測試速度； 7)系統總體設計如下: 當系統正常工作時，由系統時鐘提供的IOOMHz的輸入信號，經過信號源模塊，先通過100分頻產生IMHZ的時鐘信號，再將IMHZ的時鐘信號分頻產生多種頻率輸出，其中IHZ的輸出頻率被作為控制模塊的時鐘輸入，7812HZ的輸出頻率被作為顯示模塊的時鐘輸入，由控制模塊產生的計數使能信號testen和清零信號clr對計數模塊進行控制，而由其產生的鎖存信號load對鎖存模塊進行控制，一旦計數使能信號為高電平，並且時鐘上升沿到來，計數器便開始正常計數，清零信號到來則計數清零，而當鎖存信號為高電平時，數據便被鎖存器鎖存，然後將鎖存的數據輸出到顯示模塊顯示出來，數據鎖存保證系統可以穩定顯示數據，顯示器部分用1602液晶顯示，數字頻率計是由5個部分組成組成，分別是:分頻器、門控電路、計數器、鎖存器和顯示器； 其中:根據數字頻率計的系統原理，gate_control控制信號發生器，gate_control的計數使能信號gate_C0ntr0l能產生一個I s寬的周期信號，並對頻率計的每一計數器couter的ENA使能端進行同步控制:當gate_control高電平時允許計數、低電平時停止計數； flip_latch為鎖存器，在信號load的上升沿時，立即對模塊的輸入口的數據鎖存到flip_latch的內部，並由flip_latch的輸出端輸出，然後，1062液晶屏輸出，在這裡使用了鎖存器，好處是穩定顯示數據，不會由於周期性的清零信號而不斷閃爍； counter為十進位計數器，有一時鐘使能輸入端ENA，用於鎖定計數值，當高電平時允許計數，低電平時禁止計數，將八個十進位計數器counter級聯起來實現8位十進位計數功能[2』7]; LCD_Driver為七段解碼顯示驅動電路，將頻率計數的結果譯成能在數碼管上顯示的相對應的阿拉伯數字，便於讀取測量的結果； 為了實現系統功能，測頻控制信號發生器gate_control、計數器counter、鎖存器flip_latch存在一個工作時序的問題，設計時需要綜合考慮； 8位數字頻率計的頂層框圖main, bdf,設計實現包括信號源模塊F1MHZ、CNT、頻率計模塊FREQ和顯示模塊LCD_Drive三大模塊，下面分別介紹三個模塊的結構和實現方法； 信號源模塊 信號源是為了產生IMHz的門控信號和待測的定頻信號，而對輸入系統時鐘elk(50MHz)進行分頻的模塊,設計原始碼gate_control.V對輸入系統時鐘elk (50MHz)進行分頻產生IMHz信號； 分頻器 CLK為PIN1MHZ輸入的IMHZ信號，freql為輸出給控制信號發生器的IHZ信號； 測頻控制信號產生器 控制模塊的作用是產生測頻所需要的各種控制信號，控制信號的標準輸入時鐘為1HZ，每兩個時鐘周期進行一次頻率測量，該模塊產生的個控制信號用於在每次測量開始時，對計數器進行復位，以清除上次測量的結果，該復位信號高電平有效，持續半個時鐘周期的時間，fdiv為計數允許信號，在fdiv信號的上升沿時刻計數模塊開始對輸入信號的頻率進行測量，測量時間恰為一個時鐘周期，正好為單位時間ls，在此時間裡被測信號的脈衝數進行計數，即為信號的頻率，然後將值鎖存，並送到數碼管顯示出來，設置鎖存器的好處是使顯示的數據穩定，不會由於周期性的清`零信號而不斷閃爍，在每一次測量開始時，都必須重新對計數器清O ; 鎖存器 鎖存器模塊也是必不可少的，測量模塊測量完成後，在load信號的上升沿時刻將測量值鎖存到寄存器中，然後輸出到顯示模塊，鎖存器是起數據保持的作用，它將會把數據保存到下次觸發或復位，鎖存器模塊是主從觸發器組成的，用於存儲數據來進行交換，使數據穩定下來保持一段時間不變化，直到新的數據將其替換； 程序是用來實現鎖存器模塊的功能，在鎖存信號load的上升沿到來時，鎖存器將測量值鎖存到寄存器，然後輸出到顯示模塊，鎖存輸出並不是立即進行的，而是經歷了一個短暫的延時，這是由於硬體引起的； 十進位計數器 計數器模塊是由8個帶有異步清零端，進位信號輸出的模為10的計數模塊級連而成，通過counter進行元件例化實現，此十進位計數器的特殊之處是，有一時鐘使能輸入端ENA，用於鎖定計數器，當高電平計數允許，低電平時計數禁止，計數器模塊用於對輸入信號的脈衝進行計數，該模塊必須有計數允許、異步清零等埠，以便於控制模塊對其進行控制； 程序模塊實現的功能是帶使能端的10進位計數，程序要求只有當使能端信號為高電平時計數器才能正常工作，每個時鐘的上升沿到來時計數器加1，因為這裡要實現的是10進位計數，所以當計數到10時計數器清零，同時產生進位信號，這裡的進位信號僅為一個脈衝信號，一旦計數從10變為1，脈衝信號立即變為低電平，同時該計數器也應帶有清零信號，一旦清零信號為高電平，計數器立即清零。
【文檔編號】G01R23/10GK103499739SQ201310439616
【公開日】2014年1月8日 申請日期:2013年9月25日 優先權日:2013年9月25日
【發明者】符雲越 申請人:浪潮電子信息產業股份有限公司