液晶顯示器的驅動電路的製作方法
2023-05-10 17:48:41 1
專利名稱：液晶顯示器的驅動電路的製作方法
技術領域：
本發明涉及一種用以驅動具有薄膜電晶體矩陣陣列(TFT陣列)的有源矩陣型液晶顯示器的源極線的驅動電路。
從傳統上看，業已提出如圖6所示的用以驅動有源矩陣型液晶顯示器的源極線的電路。
圖6中標號21表示定時產生電路，它接收水平和垂直的同步信號HD和VD來作為參考定時信號。水平和垂直同步信號HD和CD與下文描述的模擬視頻信號同步。
移位寄存器22接收來自定時產生電路21的取樣時鐘脈衝CK和起動脈衝PST。
模擬視頻信號SVa要供給取樣門電路23。門電路23具有多個門部分。這些門部分對該視頻信號SVa取樣以得到象素信號。此外，這些門部分接收來自移位寄存器電路22的門脈衝PSG，以在每一水平周期內對一行的象素信號取樣。
鎖存門電路24接收由門電路23所取樣的一行的象素信號。來自定時產生電路21的鎖存脈衝PLG在水平消隱期內供給門電路24。於是，由門電路23供給的一行的象素信號被鎖存並在下一個水平周期內得以保存。
由門電路24輸出的一行的象素信號通過輸出電路25同時供給TFT陣列中相應的源極線ls。
圖7示出對應於一個象素信號的門電路23和24以及輸出電路25的具體的局部結構的電路圖。也就是說，整個門電路23和24以及輸出電路25是由預定個數的上述結構組成的。標號G23和G24指的是「門」。標號C23和C24指的是「電容器」。標號A25指的是一個緩衝器。
請返回到圖6，定時產生電路21向柵極驅動電路26提供控制信號。然後，掃描脈衝按順序提供給柵極線1g。柵極線1g是按照與「通過輸出電路25向TFT陣列10的源極線ls提供的一行象素信號相應的位置排列的。
按照圖6所示的驅動電路，輸入該模擬視頻信號SVa。於是，如若一行的象素的數目增加，象具有一個大屏幕和高質量圖象的TFT陣列10那樣，則一個象素信號所允許的取樣時間變短，因而，門電路23的電容器C23的充電時間變得不足夠，結果，視頻信號SVa不可能準確地被取樣。也就是說，TFT陣列10不可能與該視頻信號SVa相應地準確地被驅動。因此，很難得出質量好的顯示。
日本未經審查的特許公開63-182695和63-18695已公開了一種響應數字視頻信號而驅動液晶顯示器的電路。前一個公開文件揭示了一種驅動電路，用以選取與輸入的多灰度等級的數字視頻信號相對應的驅動電壓，並將其輸出給液晶顯示器。後一公開文件揭示了一種驅動電路，用以根據由多個比特表示的一個數值、接收為液晶顯示器的每個象素規定顯示亮度的數據、然後輸出具有與該數據相對應的脈寬的驅動信號。
本發明提供一種液晶顯示器的驅動電路，用以驅動具有薄膜電晶體矩陣陣列的有源矩陣型液晶顯示器的源極線。該驅動電路包括一個移位寄存器電路，用以接順序儲存一行的數字視頻信號，每個數字視頻信號是由一系列預定比特的象素數據組成的;一個鎖存器電路，用以對儲存在移位寄存器電路內的一行數字視頻信號保存一個水平周期;一個轉換電路，用以將構成鎖存器電路輸出的一行數字視頻信號的每個象素數據分為高位比特和低位比特;根據高位比特指示的一個數值選取相鄰的兩個不同的直流電壓，根據低位比特指示的一個數值在兩個不同的直流電壓之間執行脈寬調製，以及向該矩陣陣列中相應的源極線供給模擬視頻信號;以及一個比較數據產生電路，用以向該轉換電路輸出比較數據，該數據具有與低位比特的位數相等的比特位數，並與該低位比特比較。
圖1 示出本發明的一個實施例的方框圖;
圖2A和2B示出移位寄存器電路、鎖存器電路和轉換電路結構的電路圖;
圖3 示出這個實施例中轉換電路的電路圖;
圖4A、4B和4C是解釋轉換電路工作情況的示意圖;
圖5 示出該實施例中比較數據產生器和脈寬調製器的電路圖;
圖6 示出傳統的實例的方框圖;
圖7 示出該傳統實例中主要部分的電路圖。
本發明的液晶顯示器驅動電路基本上包括一個定時產生電路、一個柵極驅動電路、一個輸出電路以及一個電源電路。定時產生電路輸出用以判定信號處理的定時的信號。柵極驅動電路驅動一個待驅動的有源矩陣型液晶顯示器的薄膜電晶體矩陣陣列(TFT陣列)的柵極線。輸出電路適當調整要供給該TFT陣列源極的模擬視頻信號的電平。電源電路則輸出直流電壓。
根據本驅動電路，一行的數字視頻信號按順序存入移位寄存器電路，由鎖存器電路保存一個水平周期，然後由轉換電路轉換為模擬視頻信號以輸送到該TFT陣列的源極線上。不像傳統實例那樣，這裡不進行從該模擬視頻信號中對象素信號取樣的處理。因此，即使一行的象素數增加，該TFT陣列能夠相應於該視頻信號而充分和準確地被驅動。
可由本發明驅動電路所驅動的有源矩陣型液晶顯示器的一個實例是這樣的象素電極形成如同在一個液晶片內的一個矩陣，薄膜電晶體分別地與各自的象素電極相連接，以對其施加或不施加電壓，這樣，就形成了一個薄膜電晶體矩陣陣列(例如，日本未經審查的特許公開59492/1986)。
現在參照圖1對本發明的一個實施例進行描述。
圖1中標號1指的是一個定時產生電路。定時產生電路1接收水平和垂直同步信號HD和VD作為參考定時信號。水平和垂直同步信號HD和VD與下面將要描述的數字視頻信號SVd同步。
標號2指的是一個移位寄存器電路。移位寄存器電路2按順序儲存一行由一系列預定比特的象素數據所組成的數字視頻信號。此外，移位寄存器電路2接收數字視頻信號SVd。數字視頻信號SVd是由分別具有8比特D0-D7的象素數據Pl-Pm所組成的。移位寄存器電路2還接收來自定時產生電路1的時鐘脈衝CLK，並在每個水平周期內按順序儲存一行的數字視頻信號SVd(見圖2A)。
鎖存器電路3接收在每個水平周期內存儲在移位寄存器電路2內的一行象素數據(見圖2B)。鎖存脈衝PL由定時產生電路1在水平消隱期內供給鎖存器電路3，使得由移位寄存器電路2供給的一行的象素數據(Ll-Lm)被鎖存並在下一個水平周期內被保存。
轉換電路4接收從鎖存器電路3輸出的一行的象素數據。
轉換電路4將構成鎖存器電路3輸出的一行數字視頻信號的每個像素數據分別地分為高位比特和低位比特，然後根據高位比特所表示的數值選取相鄰的兩個不同的直流電壓，以及根據低位比特所表示的數值，在這兩個不同的直流電壓之間執行脈寬調製，以向該矩陣陣列的相應源極線供給模擬視頻信號。也就是說，轉換電路4把8比特的每個像素數據分別分為較高位的4比特數據DH(D7-D4)和較低位的4比特數據DL(D3-D0)。
4個高比特位數據DH選取相鄰的兩個不同電壓VA和VB，該電壓供給處於電壓V0(最小電壓Vmin)、V1、V2、……V16(最大電壓Vmax)的TFT陣列的源極線。這些電壓Vo(Vmin)、V1、V2、……V16是按相等的時間間隔在Vmax與Vmin之間予以提供的。在這種情況下，如果數據DH表示的數值為n(n＝0-15)，則VA＝Vn+1，VB＝Vn。
脈寬調製在根據如上所述的低位比特數據DL選定的電壓VA與VB之間進行。然後，脈寬調製信號被積分和輸出。
轉換電路4包括單元電路41、42…4m，它們對應於一行的象素數據的個數(見圖2B)。如圖3所示，每個單元電路都具有一個切換電路41、一個脈寬調製器(PWM)43、兩個切換元件42N和42P以及一個積分電路44。切換電路41選取直流電壓。PWM43將低位比特數據與來自比較數據產生電路5輸出的比較數據DR相比較，然後輸出相應於上述比較的結果的、具有不同脈寬的信號。切換元件42N和42P響應從PWM43輸出的信號對從切換電路41輸出的直流電壓進行切換。積分電路44響應從切換部件42N和42P輸出的信號，輸出模擬象素信號。
圖3示出轉換電路4的的一個象素部分的組成結構。
在圖3中，切換電路41接收電壓V0-V16，根據4個高位比特的數據DH(見圖4A)選取和輸出電壓VA和VB。
由切換電路41選取的電壓VA和VB分別供給N型溝道場效應電晶體42N的漏極和P型溝道場效應電晶體42P的源極。
標號43指的是脈寬調製器(PWM)。PWM43接收的4個低比特位數據DL和比較數據產生電路5(見圖1)輸出的4個比特比較數據DR(DR3-DRO)。也就是說，比較數據產生電路5向轉換電路4輸出用以與低位比特相比較的比較數據，該數據所含比特數與低位比特的位數相等。
圖5是比較數據產生電路5和脈寬調製器43的具體結構圖。
比較數據產生電路5是一個4比特十六進位計數器，它是由串聯連接的D觸發器51-54構成的。D觸發器51的時鐘端接收來自定時產生電路1的時鐘脈衝CLK。D觸發器51-54輸出端的信號DRO-DR3-組成4比特的比較數據DR。4比特比較數據DR在時鐘脈衝CLK的16個時鐘脈衝的一個周期裡從到重複。
脈寬調製器43是一個4比特比較器，由它使數據DL與比較數據DR相比較。脈寬調製器輸出信號S PWM。若數據DL小於比較數據DR，則信號S PWM具有低電平「0」。若數據DL大於比較數據DR，則信號S PWM具有高電平「1」。在這種情況下，每當時鐘脈衝CLK供給比較數據產生器5時，都要使比較數據DR加1。如果比較數據DR大於數據DL，則信號S PWM的電平從高電平「1」變為低電平「0」。於是，信號S WPM具有高電平「1」的時間對應於時鐘脈衝CLK的16個時鐘脈衝的周期內的數據DL。也就是說，脈寬調製器43輸出的信號S PWM是通過在數據DL上進行脈寬調製而產生的。
返回到圖3，從脈寬調製器43輸出的信號S PWM輸送到場效應電晶體42N和42P的柵極上。在這種情況下，如果信號S PWM為高電平「1」，則場效應電晶體42N導通。如果信號S PWM為低電平「0」，則場效應電晶體42P導通。因此，由於信號S PWM是通過在數據DL上進行脈寬調製而產生的，因而通過在數據DL上進行在電壓VA與VB之間的脈寬調製而產生的信號被輸出到場效應電晶體42N的源極與場效應電晶體42P的漏極的節點上(見圖4B)。
積分器電路44接收通過在電壓VA與VB之間脈寬調製而產生的信號。如上所述，電壓VA和VB是根據象素數據4個高位比特的數據DL執行的。為此，從積分電路44輸出的信號被轉換成為具有與8比特的象素數據相對應的模擬象素信號(見圖4C)。
返回到圖1，轉換電路4輸出模擬象素信號，該信號具有與鎖存電路3提供的一行數字象素數據相對應的電平。模擬象素信號同時通過輸出電路6分別地輸送到相對應的源極線ls上。輸出電路6是一個與每條源極線相連接的電壓跟隨器。
標號7指的是一個柵極驅動電路。柵極驅動電路7接收來自定時產生電路1的控制信號。掃描脈衝按順序供給柵極線lg。柵極線lg按照從輸出電路6在每個水平周期供給TFT陣列10的源極線ls的一行象素信號相對應的位置而排列的。
於是，一行的數字視頻信號按順序儲存在移位寄存器電路2內，由鎖存電路3保存一個水平周期，然後由轉換電路4轉換為模擬視頻信號，以被提供給TFT陣列10的源極線ls。此外，使掃描脈衝按順序輸送給柵極線lg。柵極線lg是按照提供給TFT陣列10的源極線ls的一行視頻信號相對應的位置而排列的。TFT陣列10的每個象素是響應與視頻信號SVd的每個象素數據相對應的模擬象素信號而被驅動的，因而一幅圖象得到了顯示。
根據本實施例，不必執行從模擬視頻信號SVd進行象素信號取樣的處理。因此，即使一行的象素數目被增加，TFT陣列可以足夠地和準確地相應於視頻信號SVd而得到驅動。
如上所述，比較數據DR與數據DL相比較，以執行脈寬調製。比較數據DR與時鐘脈衝CLK同步，以按順序被增加一量化的階寬。在一個水平周期內要求脈寬調製重複大約10次，以得到穩定的模擬視頻信號。
根據本實施例，在電壓VA與VB之間由4個低位比特的數據DL進行脈寬調製。因此，與由本身為8比特的象素數據進行脈寬調製相比，一個脈寬調製所需的時間可以減少。對於由自身為8比特的象素數據進行的脈寬調製，如果時鐘脈衝CLK的周期是10毫微秒，則10個脈寬調製所需的時間為10毫微秒×256步×10次＝25.6微秒。對於本實施例，如果時鐘脈衝CLK的周期是10毫微秒，則10個脈寬調製所需的時間為10毫微秒×16步×10次＝1.6微秒。為此，本實施例的結構可使時鐘脈衝的周期比較長。此外，即使使用廉價的時鐘脈衝產生器，象素數據也能很好地轉換成為模擬視頻信號。
雖然在本實施例中，8比特的象素數據被分為4個高位比特數據和4個低位比特數據，但是比特數的劃分是不受限制的。也就是說，這種劃分取決於時鐘脈衝CLK的周期等。簡單地說，將象素數據的比特分為4個高位比特和4個低位比特以減少與脈寬調製有關的比特數。
雖然在上述實施例中使用了8比特的象素數據，但是象素數據的比特數是不受限制的。如果比特數增加，則本發明變得更有效。
根據本發明，如上所述使用了數字視頻信號。不像傳統實例那樣，不必執行從模擬視頻信號對象素信號取樣的處理。因此，即使一行的像素數目增加，TFT陣列也可以足夠地和準確地相應於視頻信號受到驅動。此外，象素數據被分為高位和低位比特數據。根據高位比特數據選取相鄰的兩個不同的直流電壓，根據低位比特數據在這兩個不同的直流電壓之間執行脈寬調製。因而，即使象素數據的比特數增多，脈寬調製所需的時間也很少增加，因此，時鐘脈衝的周期可以長些。也就是說，即使象素數據的比特數增加，使用廉價的時鐘脈衝產生器也能很好地將象素數據轉變為模擬視頻信號。
權利要求
1.一種用以驅動具有一薄膜電晶體矩陣陣列的有源矩陣型液晶顯示器的源極線的液晶顯示器驅動電路，其特徵在於包括一個用以按順序地儲存一行的數字視頻信號的移位寄存器電路，每個數字視頻信號是由一系列預定比特的象素數據所組成的；一個用以將儲存在該移位寄存器電路內的一行視頻信號保存一個水平周期的鎖存器電路；一個轉換電路，用以將構成從該鎖存器電路輸出的一行的數字視頻信號的每個象素數據分為高位比特和低位比特，根據該高位比特表示的一個數值來選取相鄰的兩個不同的直流電壓，根據該低位比特表示的一個數值執行在這兩個不同的直流電壓之間的脈寬調製，以及向該矩陣陣列中相應的源極線供給模擬視頻信號；以及一個比較數據產生電路，用以向該轉換電路輸出比較數據，該比較數據具有等於該低位比特的位數的比特數，並與該低位比特進行比較。
2.根據權利要求1所述的驅動電路，其特徵在於所述的轉換電路含有個數對應於一行象素數據個數的單元電路，該單元電路具有一個切換電路，用以選取兩個不同的直流電壓;一個脈寬調製器，用以將該低位比特與比較數據產生電路輸出的比較數據相比較，然後輸出與該比較結果相應的、具有不同脈衝寬度的信號;兩個切換元件，用以響應從該脈寬調製器輸出的信號、分別對從該切換電路輸出的兩個不同的直流電壓進行切換;以及一個積分電路，用以響應從上述的各切換元件輸出的信號而輸出模擬象素信號。
3.根據權利要求1所述的驅動電路，其特徵在於所述比較數據產生電路是一個16進位計數器，該計數器是由串聯連接的4個D觸發器構成的。
4.根據權利要求2所述的驅動電路，其特徵在於所述脈寬調製器是一個4比特的比較器;所述的比較數據產生電路是一個16進位計數器，該計數器是由串聯連接的4個D觸發器所構成的。
5.根據權利要求2所述的驅動電路，其特徵在於所述的切換元件是N型溝道場效應電晶體和P型溝道場效應電晶體。
全文摘要
有薄膜電晶體矩陣陣列的液晶顯示器的源極線的驅動電路包括按順序儲存一行數字視頻信號的移位寄存器電路，將儲存在移位寄存器電路內的一行視頻信號保存一水平周期的鎖存電路；將構成從鎖存器電路輸出的一行數字視頻信號的各像素數據分為高位和低位比特，根據高位比特數值選相鄰的兩不同直流電壓，根據低位比特數值執行兩不同直流電壓間的脈寬調製，向矩陣陣列相應源極線供應模擬視頻信號的轉換電路；及向轉換電路輸出比較數據的比較數據產生電路。
文檔編號H04N5/66GK1052565SQ9010605
公開日1991年6月26日 申請日期1990年12月14日 優先權日1989年12月14日
發明者福田秀典 申請人:夏普公司