一種帶限信號的高精度數模轉換器的製作方法

2023-07-19 02:49:36 2

專利名稱：一種帶限信號的高精度數模轉換器的製作方法
技術領域：
本實用新型涉及模擬及數位訊號處理領域，具體地說是ー種帶限信號的高精度數模轉換器(DAC)生成方法。
背景技術：
數字-摸擬轉換器件(DAC)是數位訊號與模擬信號之間的接ロ，DAC將輸入的數字代碼轉換為模擬電平，然後通過零階保持電路輸出，由於零階保持信號呈階梯狀，該階梯信號的陡緣在轉換過程中引入了更高的頻率分量，根據奈奎斯特採樣定理，這些頻率分量被稱為採樣過程中的頻譜鏡像，頻譜鏡像出現在採樣頻率的倍數處。因此在零階保持電路之後必須引入低通濾波器，從頻域上看，低通濾波器濾除了不需要的頻譜鏡像，從時域上看， 低通濾波器使階梯信號的陡緣變平滑，該低通濾波器又被稱為抗鏡像濾波器。傳統的抗鏡像濾波器主要採用模擬電路設計，模擬電路工程師通過信號的通帶截止頻率、通帶增益、過渡帶寬度等指標選擇合適的低通濾波器模型，採用有源器件(如運算放大器)、無源器件(如電阻、電容)搭建模擬濾波電路。由於模擬濾波器受硬體成本、PCB(印刷電路板)板幅、溫度漂移、元器件精度等多方面影響，往往只能在性能和其他因素之間平衡，無法將濾波器的精度做的很高，性能也往往無法達到最優。目前通用DAC的採樣速率已經達到很高的水平，比如16bit精度DAC的採樣率可以輕易超過1MSPS，如何用數字的方法簡化模擬電路的設計，提高DAC生成信號的精度，在帶限信號的DAC生成方法上，具有重大的現實意義。
發明內容本實用新型的目的是提供一種帶限信號的高精度數模轉換器(DAC)，本實用新型利用FPGA對數位訊號進行等值內插，通過增大採樣頻率來増大頻譜鏡像之間的間隔，並通過FPGA進行數字濾波，能有效簡化模擬抗鏡像濾波器的設計，提高輸出信號的精度，具有較強的通用性。本實用新型所採用的技術方案是一種帶限信號的數模轉換器，包括數位訊號處理器、現場可編程邏輯門陣列、數模轉換模塊，它們依次相連。所述的數模轉換器，數模轉換模塊的輸出還接有模擬抗鏡像濾波器。所述的數模轉換器，數位訊號處理器上還接有同步動態隨機存儲器和第一快閃記憶體，現場可編程邏輯門陣列上還接有第二快閃記憶體，現場可編程邏輯門陣列、數模轉換模塊之間還接有光電隔離器。所述的數模轉換器，還接有電源模塊，電源模塊電源模塊包括數位訊號部分供電電源和模擬信號部分供電電源，數位訊號處理器、現場可編程邏輯門陣列均與數位訊號部分供電電源相連，數模轉換模塊、模擬抗鏡像濾波器均與模擬信號部分供電電源相連所述的數模轉換器，現場可編程邏輯門陣列內設有數字內插模塊和數字濾波模塊，數字內插模塊的輸出端接至數字濾波模塊的輸入端。[0011]所述的數模轉換器，數字內插模塊通過數位訊號處理器接ロ模塊與數位訊號處理器相連，數字濾波模塊通過數模轉換接ロ模塊與數模轉換模塊相連。所述的數模轉換器，數位訊號處理器接ロ模塊與數字內插模塊之間設有接收緩存模塊，數字濾波模塊與數模轉換模塊之間設有發送緩存模塊。所述的數模轉換器，數字濾波模塊採用有限長單位衝激響應濾波器。本實用新型的有益效果本實用新型利用FPGA對原始數字代碼進行等值內插以及數字濾波，外部的模擬抗鏡像濾波器僅需要完成階梯陡緣的平滑，極大簡化了傳統帶限信號的DAC生成方法中的模擬抗鏡像濾波器的設計；原本由模擬電路帶來的器件誤差、溫度漂移等因素大幅降低，使系統穩定性和精度進ー步提高。本實用新型採用等值內插提高採樣頻率和數字濾波相結合的方式，由於FPGA內部的數字濾波器階數高、性能強，使DAC生成的帶限信號精度更高，並且具有靈活、可配置的特點。

圖I是本實用新型主要功能模塊示意圖。圖2是本實用新型信號轉換過程示意圖。圖3是本實用新型FPGA數位訊號處理流程圖。
具體實施方式
本方案硬體平臺基於FPGA(現場可編程邏輯門陣列)來實現數位訊號的等值內插，並在內插後用數字濾波器將不需要的頻譜鏡像濾除，最後的模擬抗鏡像濾波器僅用來實現階梯陡緣的平滑，其主要功能模塊包括數位訊號處理器(DSP)外總線接ロ模塊、接收緩存模塊、數字內插模塊、數字濾波模塊、發送緩存模塊、DAC接ロ模塊、DAC轉換模塊、模擬濾波模塊。其中，數位訊號處理器(DSP)的外總線分別與FPGA內部的外總線接ロ模塊及接收緩存模塊相連，FPGA內部的發送緩存模塊及DAC接ロ模塊與外部的DAC轉換模塊相連，DAC轉換模塊則與後端的模擬濾波模塊相連。通過MATLAB工具計算數字濾波器的參數，利用FPGA實現對DSP發送來的原始數字代碼的等值內插、數字濾波等操作，並將處理後的數字代碼發送給外部DAC生成相應帶限信號。其主要功能模塊構成如圖I所示。首先，根據信號的特徵及濾波器的要求，如帶限信號的最高頻率f。，插值後的實際採樣頻率fs，濾波器的通帶截止頻率、通帶增益、過渡帶寬度等，通過MATLAB工具設計數字濾波器，求出數字濾波器各階的係數，並將此係數作為參數寫入FPGA的FILTER IP核中。然後，實現DSP的外總線與FPGA內部緩存的接ロ模塊，DSP可以將要通過DAC輸出的數字代碼寫入FPGA內部；在FPGA內部，根據原始採樣頻率fQ，結合DAC的實際工作最大採樣頻率，確定輸入的數字代碼等值內插的個數，若內插值的個數為(L-I)，則實際採樣頻率fs = LX fQ ;內插後的數字代碼經過FPGA內部的FILTER IP核進行數字濾波，將出現在fs倍數處的頻譜鏡像濾除；經過插值、濾波後的數位訊號通過DAC接ロ模塊送入外部DAC轉換模塊。最後，DAC轉換模塊將數位訊號轉換為模擬信號輸出，由於零階保持電路輸出的是階梯信號，還需要通過模擬低通濾波器進行平滑。綜上所述，本實用新型主要分為三部分，第一部分為根據信號的特徵及濾波器的要求設計數字濾波器，並將濾波器的各階係數作為參數寫入FPGA的FILTER IP (濾波器智慧財產權)核中；第二部分為DSP與FPGA的數據交換，FPGA對原始數據進行等值內插、濾波後將數字代碼傳輸給DAC ;第三部分為DAC實現模擬信號的輸出，並通過模擬濾波器平滑階梯信號。以下對這三部分的具體實施方式
結合圖表進行詳細說明。在通常情況下，通過DSP發送的數字代碼包含了一個帶限信號的完整信息，包括 最高頻率f。，原始採樣頻率も，原始採樣頻率與帶限信號的最高頻率之間的關係必須滿足奈奎斯特採樣定理，即ち^ 2 X f。，只有這樣，DAC才能生成符合這個帶限信號特徵的波束，但是在工程實踐中，原始採樣頻率往往高於奈奎斯特採樣頻率，一般も> 5Xf。。第一部分，根據帶限信號的最高頻率f。，插值後的實際採樣頻率fs及濾波器的設計要求，確定數字濾波器的通帶截止頻率fP、通帶增益Avp、過渡帶寬度等主要參數，然後採用MATLAB工具進行計算，調用MATLAB中的「kaiserord窗」函數，輸入截止頻率、阻帶頻率、通帶平坦度、阻帶衰減度等參數，其計算結果是ー組數值矩陣，該數值矩陣就是數字濾波器的各階係數。利用Xilinx公司的FPGA設計開發套件ISE13.0，調用IP LogiCORE FIRCompiler v5. 0工具，將MATLAB計算出的各階係數寫入此工具中，同時配置完成通道數、時鐘、數據類型等參數，即可實現滿足設計要求的數字濾波器，並作為FPGA內部的數字濾波模塊使用。第二部分，DSP接ロ模塊通過對FPGA外部的DSP外總線上的數據、地址、讀/寫等信號進行同步時鐘鎖存、地址解碼、復位管理等操作，實現DSP中的數字代碼與FPGA中的接收緩存模塊間的接ロ(表I中序號為I 8的信號，為該模塊的外部硬體接ロ );接收緩存模塊利用Xilinx公司的FPGA設計開發套件ISE13. 0，調用FIFO Generator v5. 2工具，配置完成輸入輸出數據的寬度、深度，工作方式等參數，即可實現FPGA所接收數字代碼的緩存功能，緩存的觸發深度可由DSP進行設置，使FPGA不會長時間佔用DSP的外總線帶寬；數字內插模塊用於對接收緩存模塊中的數據進行等值內插，當原始數據的第一個數值為k0時，數字內插模塊則連續插入(L-I)個Atl，當原始數據的第二個數值為A1時，數字內插模塊則連續插入(L-I)個ん，對所有的原始數據均進行相同的等值內插操作，則當原始數據的採樣頻率為も時，經過插值後的數據實際採樣頻率為fs = LXf^。由於增大了採樣頻率，原始數據的頻譜鏡像也由も的倍數處搬移到fs的倍數處，増大了頻譜鏡像與信號本身之間的間隔；內插後的數字代碼經過第一部分描述中實現的數字濾波模塊進行數字濾波，濾波後的數字代碼存入發送緩存模塊中；發送緩存模塊同樣利用Xilinx公司的FPGA設計開發套件ISE13. 0，調用FIFOGenerator v5. 2工具，配置完成輸入輸出數據的寬度、深度，工作方式等參數，來實現FPGA所發送數據代碼的緩存功能，緩存的觸發深度可由DSP進行設置，但必須保證DAC轉換模塊生成的帶限信號是連續的；DAC接ロ模塊對FPGA外部的DAC轉換模塊進行控制，使其能夠按照正常的時序工作，同時完成發送緩存模塊中數據代碼的發送，若外部是串行數據轉換型DAC，還必須實現並行數據-串行數據的轉換功能(表I中序號為10 17的信號，為該模塊的外部硬體接ロ)。第三部分，DAC轉換模塊實現了數字代碼到模擬電平的轉換，此時數字代碼所包含的帶限信號的完整信息已不再由原始採樣頻率ち體現，而是由插值後的實際採樣頻率fs體現，由於數字濾波器已經濾除了多餘的頻譜鏡像，模擬濾波模塊僅僅需要平滑DAC轉換模塊輸出的階梯狀零階保持信號即可，一個簡單的RC低通濾波器即可完成該任務。本實用新型在具體實施時，各晶片的型號為數位訊號處理器(DSP)=Analog Devices 公司，ADSP-TS101 ； 現場可編程邏輯門陣列(FPGA) XiIinx公司，XC5VLX30 ；數字-模擬轉換器(DAC)=Analog Devices 公司，AD5542 ；SDRAM存儲器(同步動態隨機存儲器)=Micron公司，MT48LC32M16 ；FLASH(快閃記憶體)存儲器I (即實用新型內容所述第一快閃記憶體)AMD公司，AM29LV06 ；FLASH(快閃記憶體)存儲器2 (即實用新型內容所述第二快閃記憶體)=Xilinx公司，XCF08PV ；光電隔離器AnalogDevices 公司，ADUM1400。SDRAM存儲器與DSP的數據總線直接連接，由DSP內部自帶的SDRAMController (控制器)進行訪問控制，用於實現DSP運行時的數據緩存；FLASH存儲器I與DSP的數據總線直接連接，並由DSP對其進行訪問，用於儲存DSP啟動時的加載代碼以及運行時的程序；FLASH存儲器2與FPGA的加載接ロ連接，用於存儲編譯好的邏輯代碼，FPGA在上電時必須首先讀取該邏輯代碼，才能按指定的功能工作；光電隔離器的一端與FPGA連接，另一端與DAC轉換模塊連接，用於實現數位訊號部分與模擬信號部分的電氣隔離，使DAC輸出的模擬信號不易受到數位訊號的幹擾，提高輸出信號的質量。表I FPGA IP核對外接ロ表
權利要求1.一種帶限信號的數模轉換器，其特徵在於包括數位訊號處理器、現場可編程邏輯門陣列、數模轉換模塊，它們依次相連。
2.根據權利要求I所述的數模轉換器，其特徵在於數模轉換模塊的輸出還接有模擬抗鏡像濾波器。
3.根據權利要求2所述的數模轉換器，其特徵在於數位訊號處理器上還接有同步動態隨機存儲器和第一快閃記憶體，現場可編程邏輯門陣列上還接有第二快閃記憶體，現場可編程邏輯門陣列、數模轉換模塊之間還接有光電隔離器。
4.根據權利要求2所述的數模轉換器，其特徵在於數位訊號處理器、現場可編程邏輯門陣列均接有數位訊號部分供電電源，數模轉換模塊、模擬抗鏡像濾波器均接有模擬信號部分供電電源。
5.根據權利要求I所述的數模轉換器，其特徵在於現場可編程邏輯門陣列內設有數 字內插模塊和數字濾波模塊，數字內插模塊的輸出端接至數字濾波模塊的輸入端。
6.根據權利要求5所述的數模轉換器，其特徵在於數字內插模塊通過數位訊號處理器接口模塊與數位訊號處理器相連，數字濾波模塊通過數模轉換接口模塊與數模轉換模塊相連。
7.根據權利要求6所述的數模轉換器，其特徵在於數位訊號處理器接口模塊與數字內插模塊之間設有接收緩存模塊，數字濾波模塊與數模轉換模塊之間設有發送緩存模塊。
8.根據權利要求5所述的數模轉換器，其特徵在於數字濾波模塊採用有限長單位衝激響應濾波器。
專利摘要本實用新型提供了一種帶限信號的高精度數模轉換器，該轉換器包括數位訊號處理器、現場可編程邏輯門陣列、數模轉換模塊，它們依次相連。本實用新型能有效簡化模擬抗鏡像濾波器的設計，提高輸出信號的精度，具有較強的通用性。
文檔編號H03M1/66GK202406100SQ20112053048
公開日2012年8月29日 申請日期2011年12月16日 優先權日2011年12月16日
發明者任全利, 危峰, 袁松, 袁浩, 許霄龍 申請人:中船重工(武漢)凌久電子有限責任公司