外延缺陷分析結構的製作方法

2023-07-30 14:56:41

專利名稱：外延缺陷分析結構的製作方法
技術領域：
本實用新型屬於半導體製造工藝技術領域，具體涉及一種外延缺陷分析結構。
背景技術：
集成電路製造中外延工藝是在具有一定晶向的襯底上，在一定的條件下採用化學氣相沉積生長等方法，沿著襯底原來的結晶軸方向，生長出導電類型、電阻率、厚度、晶格結構、完整性等參數都符合產品結構要求的新單晶體層的過程，這層單晶層叫做外延層。外延澱積過程中，受襯底和外延工藝的影響，在外延層中會出現外延缺陷(Epitaxy Defect)。從外延缺陷在外延中的位置可分為兩大類:一類是在表面的外延缺陷，一般都可以通過金相顯微鏡可以觀察到，如角體錐，圓錐體、月牙、魚尾、橘皮，雲霧狀表面等；另一類是存在外延層內部的晶格結構缺陷，如層錯、滑移位錯、析出雜質等。外延缺陷的存在，使嚴格按晶體排列規律結合的單晶體發生改變，半導體結構製作在具有缺陷的矽片上會出現漏電、良率失效、功能失效等異常。外延缺陷產生的原因，一般都是由襯底材料、襯底表面、外延前工藝、外延生長過程中引入的。在實際中，有些外延缺陷起源於外延層內部，而有些外延缺陷卻起源於襯底內部甚至襯底表面，但由外延生長規律和特性，在非晶體鍵位銜接的位置不會生長晶體，起源於襯底內部甚至襯底表面的缺陷進行外延後會被放大延伸到外延表面，更複雜的情況還有可能在襯底和外延層中都會引起相同的缺陷，因此在實際的生產中，如何判定外延缺陷是從襯底引入的還是從外延加工過程中導致的是我們所要解決的問題。圖1所示為常見的外延缺陷示意圖。其中10為襯底，11為外延層。圖1所示的襯底10中，會存在不同種類和程度的缺陷，如IOa為襯底中的月牙或魚尾狀的堆垛層錯導致的缺陷，這類缺陷表現為從一端開始並沿著一定方向伸長的凹坑；10b為常見的氧化誘生缺陷，通常表現為杆狀，但一般都會和IOa的同時出現。同時，在所述外延層11中，Ila為較為常見的堆垛層錯，一般由所述襯底10析出物或表面殘留的氧化層、碳氫物導致；llb為存在所述襯底10中並連續延伸到所述外延層11中的線位錯；llc為表面工藝相關的錐體缺陷，在所述外延層11中表現為小尖峰突起，如角錐體、圓丘體等其他生長體，外延工藝中溫度較低、源氣體濃度太高、生長系統氣氛沾汙，以及襯底表面質量差、襯底晶向異常等都會導致椎體缺陷；lld為外延工藝中引起的外延析出物質；lle為所述襯底10或襯底表面大面積堆垛延伸到所述外延層11形成的堆垛層錯。從以上示例中可以看出，當所述襯底10的缺陷靠近所述外延層11時，所述襯底10的缺陷會在外延過程中變成源頭，外延後缺陷會被放大。所以在所述襯底10加工過程中，除了非常嚴格的單晶製備流程外，還有一步吸雜的過程，使這些缺陷的誘因如氧離子、金屬離子等遠離矽片正面，遠離外延層，形成稱為「安全區」或「過渡區」層次，所述「安全區」或「過渡區」的厚度H通常為50um左右。在傳統的外延缺陷分析方法中，通常是對外延後有異常的矽片進行顯微鏡觀察，確認外延表面情況後，再通過對缺陷位置的正面或側面的鉻酸腐蝕後確認所述外延層11、襯底10、襯底到外延這一過渡區的缺陷種類、數量、密度、形狀、大小、距離等數據，以及現場工藝數據如外延溫度、氣體流量、生長速率、腔體壓力、爐體完好程度檢查等內容，綜合判定外延缺陷的原因，然而這種方法過程複雜，通常都需要找相關的未做外延的襯底做模擬實驗，當懷疑襯底問題時，更需要做足夠的實驗以提供更多數據，造成物料、產能、人力的浪費，由於形成有一外延層11的襯底10與用於進行缺陷分析對比的未做外延的襯底容易在材料選取和外延加工過程中存在不完全一致，特別對於外延工藝能力有限、工藝波動較大的生產加工企業，往往異常的重複性無法保證再次重現，從而使外延缺陷的調查分析存在很多變數。因此，本實用新型需要提供一種外延結構，可以避免形成有外延的襯底與用於找尋相關數據的未做外延的襯底在材料選取和外延加工過程中存在不完全一致的問題。

實用新型內容本實用新型的目的在於提供一種外延缺陷分析結構，使外延後在同一襯底上具有生長外延和不生長外延的圖形，通過對比生長有外延的襯底和未生長外延的襯底的缺陷相關性，分析判斷外延缺陷來自於外延工藝、外延前半導體製造工藝還是半導體襯底。為了解決上述問題，本實用新型提供一種外延缺陷分析結構，包括:一半導體襯底，所述半導體襯底的一部分表面形成有一外延生長區域，暴露出一阻擋層保護區域保護的所述半導體襯底的另一部分表面；一外延層，形成於所述外延生長區域上。進一步的，外延缺陷分析結構還包括一半導體結構，分別形成於所述外延生長區域中以及部分所述阻擋層保護區域中。進一步的，對於雙極型電路所用的半導體襯底為〈111〉晶向的P型半導體襯底。進一步的,所述外延層的厚度為I lOOum。進一步的，所述阻擋層保護區域的圖形的橫向和縱向的最小尺寸均大於外延層厚度。由上述技術方案可見，本實用新型提供一種外延缺陷分析結構，包括一半導體襯底和外延層，所述半導體襯底的一部分表面形成有一外延生長區域，暴露出一阻擋層保護區域保護的所述半導體襯底的另一部分表面；所述外延層形成於所述外延生長區域上。利用本實用新型提供的外延缺陷分析結構形成的外延缺陷分析方法，和現有的外延缺陷分析結構相比，本實用新型的外延缺陷分析結構具有以下優點:1.在同一個樣品上製作外延並保留半導體襯底的一致性，將半導體襯底材料的差異、外延工藝的波動以及設備爐次間的差異等因素規避；2.外延缺陷分析採樣過程中可以對同一樣品上製作的半導體襯底和外延層一次性完成或取樣個數較少，排除了進行鉻酸腐蝕工藝時，由於鉻酸腐蝕液濃度、腐蝕時間等因素對不在同一樣品上製造的半導體襯底和外延層造成的波動，保證外延缺陷分析的準確性；3.採樣時使用半導體襯底數量、產能佔用、人力時間成本明顯低於現有的方法；4.方法簡單快捷，具備很強的操作性，可以用於監控樣片，甚至還可作為正常的產品片進行後續工藝加工，形成新的產品。
圖1是傳統常見的外延缺陷示意圖；圖2是本實用新型外延缺陷分析結構的製造方法的流程示意圖；圖3a至圖3e是本實用新型外延缺陷分析結構的製造方法示意圖；圖4是本實用新型外延缺陷的分析方法的流程示意圖；圖5a是本實用新型外延缺陷的分析方法中外延缺陷的側面示意圖；圖5b是本實用新型外延缺陷的分析方法中外延缺陷的正面示意圖。
具體實施方式
為使本實用新型的上述目的、特徵和優點能夠更加明顯易懂，
以下結合附圖對本實用新型的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本實用新型。但是本實用新型能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本實用新型內涵的情況下做類似推廣，因此本實用新型不受下面公開的具體實施的限制。下面結合具體實施例和附圖對本實用新型作進一步說明，但不應以此限制本實用新型的保護範圍。參見圖2，本實用新型提供一種外延缺陷分析結構的製造方法流程為:SlO:提供一半導體襯底；Sll:在所述半導體襯底上形成一阻擋層；S12:去除部分阻擋層，形成一阻擋層保護區域以及在暴露出的所述半導體襯底上形成一外延生長區域；S13:進行外延工藝，所述阻擋層保護區域上不生長外延，所述外延生長區域生長外延，形成一外延層；S14:去除所述阻擋層，形成一外延缺陷分析結構。以圖2所示的方法流程為例，結合附圖3a至3e，對一種外延缺陷分析結構的製造方法進行詳細描述。SlO:提供一半導體襯底。參見圖3a，提供一半導體襯底31，所述半導體襯底31可以是矽襯底、鍺矽襯底、II1-V族元素化合物襯底或本領域技術人員公知的其他半導體材料襯底。本實施例中採用的是矽襯底。更具體地，本實施例中採用的矽襯底可以形成有MOS場效應電晶體或雙極型電晶體等半導體器件。對於雙極型電路所用的半導體襯底以〈111〉晶向的P型半導體襯底為主。Sll:在所述半導體襯底上形成一阻擋層。參見圖3b，在所述半導體襯底31上形成一阻擋層32。所述阻擋層32可以一次生長而成，也可以結合具體流程多道工序累積得到。具體的，所述阻擋層使用的材料可以為二氧化矽或氮化矽或多晶矽；所述阻擋層的厚度可以為3000人 IOOOOA。因為對於後續工藝製作質量要求很高的外延層時，通常在外延前會安排HCL (氯化氫)氣體拋光,HCL氣體拋光的目的是為了將所述半導體襯底31表面隱含的雜質和損傷層腐蝕掉，釋放表面應力，改善所述半導體襯底31表面的平滑度等來優化所述半導體襯底31的質量，如果所述阻擋層32的厚度偏薄，在HCL拋光的過程中所述阻擋層32被腐蝕光，達不到阻擋的效果，或是如果HCL氣體拋光時間長，也會增加圖形畸變和降低摻雜濃度。因此，本實施例中為了驗證外延缺陷是否是所述半導體襯底31的原因，可以不做HCL氣體拋光。S12:去除部分阻擋層，形成一阻擋層保護區域以及在暴露出的所述半導體襯底上形成一外延生長區域。參見圖3c，在所述阻擋層32上進行勻膠、曝光、顯影、刻蝕和去膠等工藝，選擇性地去除部分阻擋層，使剩餘的部分阻擋層32形成一阻擋層保護區域33a，用以保護阻擋層保護區域33a覆蓋的半導體襯底31，在暴露出的所述半導體襯底31上形成一外延生長區域33b。所述刻蝕可以採用幹法或溼法刻蝕，但過刻控制在10%以內，過刻太多會使所述半導體襯底31的表面出現損傷。更進一步的，本實施例中採用溼法刻蝕，可保證所述阻擋層去除區域暴露出的外延生長區域33b的表面較完好的保留住原有半導體襯底31的狀態。所述阻擋層32使用的材料為二氧化矽時，溼法刻蝕去除部分阻擋層32採用的是HF (氫氟酸)溶液，不能用緩衝氧化矽腐蝕(buffered oxide etch, B0E)溶液，因為BOE溶液在矽片具有損傷、沾汙、缺陷時容易出現腐蝕矽。更進一步的，去除部分阻擋層後，在實際後續外延工藝過程中，因為在剩餘的所述阻擋層32到外延生長區域33b的邊沿會生成多晶，聚集的多晶會積累並從外延邊界往阻擋層上延伸，因此所述阻擋層保護區33a的圖形的橫向X和縱向Y(未標示)的最小尺寸均大於後續工藝製作的外延層的厚度，可以保證所述阻擋層保護區33a的圖形不會被聚集的多
晶掩蓋。S13:進行外延工藝，所述阻擋層保護區域上不生長外延，所述外延生長區域生長外延，形成一外延層。參見圖3d，進行外延工藝，利用在具有所述阻擋層32的半導體襯底31上不生長外延的特性，所述阻擋層保護區域33a上不生長外延，而所述外延生長區域33b生長外延，形成一外延層34。因此，使具有所述阻擋層保護區域33a上不生長外延區34a對應步驟S12的所述阻擋層保護區域33a，其餘區域生長外延區34b對應步驟S12的所述外延生長區域33b。具體的，所述外延工藝採用的參數為:外延氣體為二氯矽烷(SiH2CL2),摻雜氣體為磷烷(PH3)，澱積溫度為1050 1200°C，澱積速率為0.35um 0.45um/min。利用所述外延工藝形成的外延層的厚度為I lOOum。更進一步的，進行外延工藝步驟前，在所述外延生長區域33b對應的半導體襯底31中製作一半導體結構。所述半導體結構可以是通過製作N型埋層和/或P型隔離形成的半導體結構，也可以是通過製作N阱和P阱而形成的半導體結構，或是通過製作N型埋層和/或P型隔離、N阱和P阱而形成的半導體結構。S14:去除所述阻擋層，形成一外延缺陷分析結構。參見圖3e，去除所述阻擋層32，形成一外延缺陷分析結構。所述去除所述阻擋層32的工藝參見步驟S12，在此不再一一贅述。可見，所述外延缺陷分析結構包括所述半導體襯底31和外延層34，所述半導體襯底31的一部分表面形成有所述外延生長區域33b，並暴露出所述阻擋層保護區域33a所保護的半導體襯底的另一部分表面，所述外延層34形成於所述外延生長區域33b上。並且，由於所述阻擋層保護區33a的圖形的橫向X和縱向Y(未標示)的最小尺寸均大於後續工藝製作的外延層的厚度，所以，所述阻擋層保護區域33a暴露出的半導體襯底31的圖形的橫向X和縱向Y的最小尺寸也大於外延層的厚度。更進一步的，在所述外延生長區域33b對應的半導體襯底31中通過進行N型和/或P型摻雜製作的半導體結構，除圖形上的區別外，在後續的高溫修復、外延生長過程中，出現的缺陷也是不相同的，所以在去除所述阻擋層步驟後，也可以在所述阻擋層保護區域33a所要保護的部分半導體襯底中進行相應的N型、P型摻雜和/或非摻雜圖形製作所述半導體結構，後續可用來對比外延後的缺陷情況，這對分析不同摻雜種類、濃度在外延中的缺陷等具有重要的意義。根據提供的所述外延缺陷分析結構，參加圖4，本實用新型還提供一種外延缺陷的分析方法的流程為:S20:提供一外延缺陷分析結構；S21:對所述外延缺陷分析結構進行技術處理；S22:對所述外延缺陷分析結構中的阻擋層保護區域所保護的半導體襯底和外延生長區域中形成的外延層進行缺陷相關性分析對比；S23:判斷形成所述外延層中的外延缺陷來自於外延工藝、外延前半導體製造工藝、還是半導體襯底。以圖4所不的方法流程為例，結合附圖3e、附圖5a和附圖5b,對一種外延缺陷的分析方法進行詳細描述。S20:提供一外延缺陷分析結構。參見圖3e，提供所述外延缺陷分析結構。本實用新型提供的外延缺陷分析結構在同一個樣品上製造獲得，因此，在同一樣品上製作外延並保留了半導體襯底的一致性，將半導體襯底材料的差異、外延工藝的波動以及設備爐次間的差異等因素規避。S21:對所述外延缺陷分析結構進行技術處理。對所述外延缺陷分析結構可以進行顯微鏡檢查、鉻酸腐蝕工藝或掃描電鏡(SEM)技術處理。當所述技術處理為顯微鏡檢查時，所述顯微鏡為金相顯微鏡或具有分辨臺階形貌的顯微鏡；當所述技術處理為鉻酸腐蝕工藝時，所述鉻酸腐蝕工藝的參數為:採用三氧化鉻水溶液和氫氟酸的體積比為1:1的鉻酸腐蝕液，所述三氧化鉻水溶液為水和三氧化鉻的體積比為67: 33的混合液，腐蝕時間為10秒 5分鐘。S22:對所述外延缺陷分析結構中的阻擋層保護區域所保護的半導體襯底和外延生長區域中形成的外延層進行缺陷相關性分析對比。在經過上述技術處理後，分別在所述外延缺陷分析結構中的阻擋層保護區域所保護的半導體襯底和外延生長區域中形成的外延層上形成各種類型、數量、密度、形狀、大小和距離的缺陷點，對分別形成在所述外延層以及形成在所述阻擋層保護區域所保護的半導體襯底上的缺陷種類、數量、密度、形狀、大小和距離採樣進行缺陷相關性分析對比。由於外延缺陷分析結構在經過技術處理後的採樣過程中，可以對同一樣品上製作的半導體襯底和外延層一次性完成或取樣個數較少，排除了進行鉻酸腐蝕工藝時，由於鉻酸腐蝕液濃度、腐蝕時間等因素對不在同一樣品上製造的半導體襯底和外延層造成的波動，保證外延缺陷分析的準確性。此外，對同一樣品上的半導體襯底和外延層進行採樣和對不在同一樣品上的半導體襯底和外延層進行採樣時，使用的半導體襯底數量、產能佔用、人力時間成本明顯低於現有的方法。S23:判斷形成所述外延層中的外延缺陷來自於外延工藝、外延前半導體製造工藝、還是半導體襯底。在所述缺陷相關性分析對比過程中，可以對缺陷點的特徵採用正面和側面結合的方式進行分析確認，從而判斷形成在所述外延層中的外延缺陷來自於外延工藝或半導體襯
。具體的,在本實施例中，參見圖5a所示的缺陷側面示意圖和圖5b所示的正面示意圖，其中圖5a中的35A為襯底堆垛層錯、35B為襯底表面纖維顆粒沾汙、35C為外延中發現堆垛層錯、3 為外延中發現由於纖維顆粒沾汙導致的堆垛層錯、35E為外延中發現的角錐體缺陷和35F為外延中發現的堆垛 層錯分別對應圖5b中的缺陷點35a、缺陷點35b、缺陷點35c、缺陷點35d、缺陷點35e和缺陷點35f。具體的，外延缺陷分析中，如果在本實用新型外延缺陷分析結構上，通過技術處理後分析對比，如上所述的堆垛層錯缺陷中，相同的腐蝕條件下，缺陷點35a、缺陷點35c、缺陷點35f同時出現，且缺陷點35c的圖形大於缺陷點35a的圖形，同時缺陷點35c的圖形大於缺陷點35f，側面觀察35C的延伸線很長直到所述半導體襯底31，但35F延伸有限且較遠離所述半導體襯底31，這樣就可以判斷所述半導體襯底31本身存在缺陷點35a，且缺陷點35c的缺陷由所述半導體襯底31引起，而35F的缺陷很大程度上可排除是由所述半導體襯底31引入的，缺陷點35f可認為和半導體流程中外延前摻雜濃度、退火修復、清洗、機械損傷及外延工藝相關，並且和外延工藝相關性最大；具體的，外延缺陷分析中，如果在本實用新型外延缺陷分析結構上，通過技術處理後分析對比，相同的腐蝕條件下，缺陷點35b和缺陷點35d同時出現，結構相同和類似，側面再次觀察35B和35D的界限從所述半導體襯底31表面開始，可以認為所述缺陷點35b和缺陷點35d不是外延導致，基本和外延前半導體清洗工藝相關；具體的，外延缺陷分析中，在本實用新型外延缺陷分析結構上，通過技術處理後分析對比，相同的腐蝕條件下，如果所述半導體襯底31上不能腐蝕出但是外延上腐蝕出缺陷，同時缺陷從側面也不能發現有向所述半導體襯底31的延伸，且增加腐蝕時間後無沿所述半導體襯底31方向變大的趨勢，這樣基本可以認為缺陷時外延工藝中導致。如圖5b中所示的角錐體缺陷35e，側面腐蝕35E也沒有惡化嚴重的趨勢只是一種突起，懷疑的重點應該放在在外延工藝條件上，溫度較低、源濃度太濃、生長速率過快都會導致此類缺陷。可見，本實用新型外延缺陷的分析方法簡單快捷，具備很強的操作性。本實施例中所列舉的缺陷分析例只是為了使本實用新型外延缺陷分析結構的目的、特徵和優點能夠更加明顯易懂，但不局限於所列舉的缺陷種類和分析的內容，具體的外延缺陷種類、構造、成因、生成條件、生成位置等非常複雜，過程分析需要一系列的分析驗證，實際中對於缺陷的分析極為複雜，對抑制缺陷的研究更是經歷長期的工藝方法、設備改進才達到目前的外延質量水平。[0074]此外，本實施例中所指出的利用所述阻擋層上不長外延的特性，而形成的所述外延缺陷分析結構還可以被利用進行外延厚度、對位標記、外延畸變量和外延漂移量的測試方法，用以監控樣品。需要說明的是，本實施例中形成的所述外延缺陷分析結構和外延缺陷的分析方法可作為外延檢測樣片和測試外延質量的方法，甚至可作為產品片進行加工，且本實用新型適用於半導體製造中常見的外延生長工藝，包括矽，鍺等的外延生長。本實用新型雖然以較佳實施例公開如上，但其並不是用來限定權利要求，任何本領域技術人員在不脫離本實用新型的精神和範圍內，都可以做出可能的變動和修改，因此本實用新型的保護範圍應當以本實用新型權利要求所界定的範圍為準。
權利要求1.一種外延缺陷分析結構，包括: 一半導體襯底，所述半導體襯底的一部分表面形成有一外延生長區域，暴露出一阻擋層保護區域保護的所述半導體襯底的另一部分表面； 一外延層，形成於所述外延生長區域上。
2.如權利要求1所述的外延缺陷分析結構，其特徵在於，還包括一半導體結構，分別形成於所述外延生長區域中以及部分所述阻擋層保護區域中。
3.如權利要求1所述的外延缺陷分析結構，其特徵在於，對於雙極型電路所用的半導體襯底為〈111〉晶向的P型半導體襯底。
4.如權利要求1所述的外延缺陷分析結構，其特徵在於，所述外延層的厚度為I lOOum。
5.如權利要求1所述的外延缺陷分析結構，其特徵在於，所述阻擋層保護區域的圖形的橫向和縱向的最小尺寸均大於外延層厚度。
專利摘要本實用新型提供一種外延缺陷分析結構，包括半導體襯底，半導體襯底的一部分表面形成有外延生長區域，暴露出阻擋層保護區域保護的半導體襯底的另一部分表面；外延層，形成於外延生長區域上。本實用新型對外延缺陷分析結構中的阻擋層保護區域所保護的半導體襯底和外延生長區域中形成的外延層進行缺陷相關性分析對比，判斷形成外延層中的外延缺陷來自於外延工藝、外延前半導體製造工藝、還是半導體襯底，避免進行缺陷相關性分析對比時，形成有外延的半導體襯底與未做外延的半導體襯底不是同一半導體襯底，導致在材料選取和外延加工過程中所選取樣品存在不完全一致的問題。
文檔編號H01L21/66GK202917457SQ20122064178
公開日2013年5月1日 申請日期2012年11月27日 優先權日2012年11月27日
發明者楊彥濤, 趙仲鏞, 蔣敏, 蔣墨染, 謝波 申請人:杭州士蘭集成電路有限公司, 成都士蘭半導體製造有限公司