一種數字預失真線性寬帶射頻功率放大器裝置的製作方法
2023-08-03 15:22:01 1
專利名稱：一種數字預失真線性寬帶射頻功率放大器裝置的製作方法
技術領域：
本發明涉及射頻功率放大器技術領域，具體涉及一種數字預失真線性寬帶射頻功
率放大器裝置。
背景技術：
面對下 一 代移動通信系統(MT-Advanced)中採用正交頻分復用 (OrthogonalFrequency Division Multiplexing,艮卩OFDM)技術所遇至U的高山條;t勻功率比 (Peak-to-AveragePower Ratio,即PAPR)問題，人們已經提出了很多峰值削波(Crest Factor Reduction,即CFR)技術和方法。但是，對於提高寬帶高功率放大器(Wideband High Power Amplifier,即W-HPA)的線性度和效率，僅僅採用CFR技術來提高W-HPA的效率是非 常有限的。為了滿足MT-Advanced移動通信系統中基站設備體積小型化和綠色環保的趨 勢，對於高效率，線性寬帶射頻功率放大器技術研究也逐漸興起。面對射頻信號的帶寬寬， 峰均比高，寬帶射頻功率放大器的高線性和高效率問題，可以在現有的CFR技術基礎上結 合寬帶數字預失真(Digital Pre-distortion,即DPD)技術+高效率W-HPA技術來進一步 提高W-HPA的線性度和效率。但是，DPD線性化技術的核心是自適應數字預失真算法，目前， 多局限於對自適應數字預失真算法進行理論研究和模擬階段，為了對多種數字預失真算法 的實際性能進行評估，進而幫助我們根據使用的實際環境來選擇合適的算法，在高效率的 寬帶射頻功率放大器研究中，對DPD線性寬帶射頻功率放大器裝置性能的驗證也是一項重 要的工作，也給寬帶射頻功率放大器研究的快速發展帶來了困擾，有必要建立一個DPD線 性寬帶射頻功率放大器系統，對深入研究DPD線性化寬帶射頻功率放大器技術有較大的幫 助，以便尋找研究成果的應用方法。此裝置應具有適合於軟體無線電的體系架構，不僅可以 處理現有通信標準的基帶信號，還可以處理各種自適應數字預失真算法和技術，為未來高 效率的線性寬帶射頻功率放大器產業化提供可靠的應用基礎。對於DPD線性寬帶射頻功率 放大器系統的建立，參見專利CN200710178443. x —種0F匿發射機的自適應數字預失真方 法和裝置，其原理是接收基帶信號進行數字預失真處理，然後經過射頻發射機模塊變頻到 射頻信號，送給寬帶射頻功率放大器進行放大，該裝置的缺點是輸入信號為基帶信號，只能 與基帶信號模塊連接，不能直接接收射頻信號輸入。參見專利CN200710029986. 5數字預失 真功率放大器及其實現方法，其原理是先接收射頻信號進行射頻下變頻處理，然後進行數 字預失真處理，最後經過射頻發射機模塊變頻到射頻信號，送給寬帶射頻功率放大器進行 放大，該裝置的缺點是靈活性不強，成本高，不能管理和控制寬帶射頻功率放大器。
發明內容
本發明的目的在於在現有器件情況下最大限度地解決數字預失真線性化技術自 適應數字預失真算法研究中存在的受基帶信號連接的問題，提供一種可管理的數字預失 真線性寬帶射頻功率放大器(Administrable Digital Pre-distortion Wideband Power Amplifier,即ADPDWPA)裝置，採用易於擴展的模塊化結構思想，引入控制管理模塊，將寬帶射頻信號處理模塊+寬帶DPD數字單元+寬帶射頻功率放大器+寬帶射頻模擬反饋迴路 模塊和控制管理模塊組成可管理的數字預失真線性寬帶射頻功率放大器裝置，該ADPDWPA 裝置加快了DPD線性寬帶射頻功率放大器研究進度，可以擺脫與基帶部分連接的困難，可 以做成一個獨立的DPD線性寬帶射頻功率放大器，為未來高效率，線性寬帶射頻功率放大 器產業化提供可靠的應用基礎。 為了實現上述目的，本發明的技術方案是這樣實現的 本發明提供的數字預失真線性寬帶射頻功率放大器裝置包括寬帶射頻信號處理 模塊、寬帶數字預失真DPD數字單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊和 控制管理模塊，其中寬帶數字預失真DPD數字單元包括寬帶數字預失真引擎模塊、數模轉 換器DAC、第一模數轉換器ADC1、第二模數轉換器ADC2和寬帶射頻發射機模塊；所述的寬帶 射頻信號處理模塊用於接收射頻信號的輸入(RF IN)，並將其下變頻到基帶信號，然後輸出 至所述ADC1 ;所述的ADC1用於對接收到的基帶信號進行模數轉換，然後輸出至所述寬帶數 字預失真引擎模塊；所述的寬帶數字預失真引擎模塊用於對來自ADC1的信號進行預失真 處理，將產生的預失真信號送給所述DAC ;同時接收來自ADC2的反饋信號，根據該反饋信號 實現數字預失真算法分析和係數計算；所述的DAC主要對數字預失真處理後的預失真信號 在DAC內部進一步內插，並且進行數模轉換，然後輸出一個零中頻的模擬基帶信號至所述 寬帶射頻發射機模塊；所述的寬帶射頻發射機模塊用於將從DAC發送來的寬帶模擬基帶信 號經過模擬正交調製直接變頻到射頻頻段，然後經過射頻濾波和放大，放大到一定的電平， 輸出下行射頻信號到寬帶射頻功率放大器；所述的寬帶射頻功率放大器用於接收來自寬帶 射頻發射機模塊的寬帶射頻信號，進行功率放大後產生射頻輸出信號(RF OUT)，經天線發 射出去；所述的寬帶射頻模擬反饋迴路模塊主要用於對寬帶射頻功率放大器輸出的射頻信 號耦合一部分能量進行處理，以獲得數字預失真功率計算需要的模擬中頻信號，並輸出至 所述ADC2 ;所述的ADC2用於對來自寬帶射頻模擬反饋迴路模塊的模擬中頻信號進行模數 轉換，並輸出至寬帶數字預失真引擎模塊；所述的控制管理模塊主要實現對寬帶射頻信號 處理模塊、寬帶數字預失真DPD數字單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模 塊的配置和狀態監控。 另外，所述的寬帶射頻信號處理模塊也可以和寬帶射頻模擬反饋迴路模塊一起合 並為寬帶射頻信號處理單元。所述的控制管理模塊也可以合併入寬帶DPD數字單元。
優選地，所述的控制管理模塊為為微處理器CPU,接口為RS-232, RS-485或USB接 口 ，實現將基站的數字預失真功放配置數據發送給寬帶數字預失真引擎模塊，本振頻率配 置數據發給寬帶射頻信號處理模塊和寬帶射頻模擬反饋迴路模塊。同時，將寬帶射頻功率 放大器的告警狀態信息上報給基站。 優選地，所述的寬帶射頻模擬反饋迴路模塊為超外差架構，包括寬帶射頻濾波器、 寬帶混頻器、寬帶中頻聲表濾波器、寬帶中頻放大器和接收本振模塊；其中所述寬帶射頻濾 波器對寬帶射頻功率放大器輸出的射頻信號耦合一部分能量進行濾波，輸出滿足噪聲要求 的射頻信號至所述寬帶混頻器；所述寬帶混頻器將射頻信號下變頻到模擬中頻信號，並輸 出至寬帶中頻聲表濾波器；所述寬帶中頻聲表濾波器對寬帶混頻器輸出的信號進行濾波， 提高其帶外抑制，然後輸出至寬帶中頻放大器；寬帶中頻放大器將輸入的模擬中頻信號進 行放大，補償前級聲表濾波器的插損；另外，所述接收本振模塊為寬帶混頻器提供需要的頻
6率和功率、相噪及頻率穩定度符合要求的本振信號。 優選地，所述的寬帶數字預失真引擎模塊包括寬帶數字預失真引擎和自適應濾波 算法，採用單一的可編程邏輯器件來實現。 優選地，所述的寬帶數字預失真引擎對來自ADC1的信號進行預失真處理，產生與 功率放大器的非線性特性相反的曲線，然後將產生的預失真信號發送至DAC ;同時，對來自 ADC2的信號進行數字中頻處理，主要是數字下變頻、採樣速率轉換、數字濾波處理，處理後 的數據用於數字預失真算法分析和係數計算。 優選地，所述寬帶數字預失真引擎採用基於多項式模型的預失真器內核來實現。
優選地，所述自適應濾波算法用於進行信號分析，動態分析功率放大器綜合動態 模型，運用自適應濾波算法計算出進行預失真所需要的濾波器係數，產生預失真的校正系 數，用於對基帶信號進行預失真處理。 優選地，所述的自適應濾波算法採用基於訓練序列的RLS+LMS算法相組合的混合 算法。 優選地，所述的寬帶射頻發射機模塊為零中頻架構。 本發明提供的數字預失真線性寬帶射頻功率放大器裝置，具有高度的靈活性、成 本低、可管理、開放性以及支持多種通信體制要求；本發明提供的ADPDWPA裝置一方面引入 了模塊化設計，另一方面引入了控制管理模塊，實現可管理的目的。模塊化主要是在於寬帶 射頻信號處理模塊、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊不同，支持多種通信 體制包括CDMA2000， WCDMA， TD-SCDMA， LTE等，數字模塊主要是在於寬帶DPD數字單元的不 同、針對不同的通信體制信號下載不同的軟體算法，採用了FPGA可編程邏輯器件，靈活性 強，可以支持多種通信機制。可以對DPD線性寬帶射頻功率放大器裝置中自適應數字預失 真算法關鍵技術進行研究和實驗評估；還可以獨立地應用於下一代移動通信基站系統中。
圖1是本發明的數字預失真線性寬帶射頻功率放大器裝置示意框圖；
圖2是圖1中的寬帶數字預失真引擎的結構示意框圖；
圖3是圖1中的寬帶射頻模擬反饋迴路模塊的結構示意框圖； 圖4是本發明的另一種改進的數字預失真線性寬帶射頻功率放大器裝置示意框 圖。
具體實施例方式
下面根據附圖來說明本發明的具體實施例 如圖1所示，是本發明的數字預失真線性寬帶射頻功率放大器裝置示意框圖。該 裝置包括寬帶射頻信號處理模塊101、寬帶數字預失真(DPD)數字單元102、寬帶射頻功 率放大器103、寬帶射頻模擬反饋迴路模塊104和控制管理模塊105，其中寬帶DPD數字 單元102包括數字預失真(DPD)引擎模塊102a、數模轉換器(DAC) 102b、第一模數轉換器 (ADC1) 102e、第二模數轉換器(ADC2) 102d和寬帶射頻發射機模塊102c。
所述寬帶射頻信號處理模塊101用於接收射頻信號的輸入(RF IN)，並將其下變 頻到基帶信號；
所述ADC 1102e主要對零中頻模擬基帶信號進行模數轉換； 所述DPD引擎模塊102a包括寬帶數字預失真引擎和自適應濾波算法 (AdaptiveFiltering Algorithm,即AFA)，採用單一的可編程邏輯器件(FPGA)來實現，採 用了 ALTERA公司的EP2S60F672-5作為整個數字預失真信號處理核心並連接數模轉換器 DAC102b和第一模數轉換器(ADCl)102e、第二模數轉換器(ADC2) 102d ;
如圖2所示，是本發明的寬帶數字預失真引擎的結構示意框圖。該引擎包括輸 入信號處理模塊102al、插值器模塊102a2、峰值削波模塊102a3、寬帶數字預失真器模塊 102a4、輸出矩陣模塊102a5、高速數據傳送的DMA (Direct Memory Access,即直接存儲器訪 問)控制器模塊102a8、SSRAM(Synchronous SRAM，即異步靜態存儲器)控制器模塊102a7、 SPI (Serial Peripheral Interface,即串行外設接口 )控制器模i央102a6、MPU控制內核模 塊102a9和接口模塊102al0。這些模塊也均通過高速片上通信總線相互連接並受MPU控制 內核模塊的控制和調度。該引擎還包括SSRAM器件102all，其中SSRAM控制器模塊102a7 用於連接SSRAM器件102all，實現對基帶數據的緩存，SPI控制器模塊102a6可以控制符合 SPI協議規範的ADC1 102e、 ADC2 102d和DAC器件102b。 這裡的寬帶基帶信號以20腿Z OF匿基帶信號為例，輸入信號處理模塊102al接收 來自ADC1 102e的OF匿數字基帶I/Q信號，實現數據速率匹配以及格式轉換功能；
插值器模塊102a2用於採用插值的方法實現對OF匿基帶I/Q數據進行插值達到 預失真處理帶寬，插值的倍數為f乂BW，其中fs為採樣時鐘，BW為基帶信號信道帶寬大小；
峰值削波模塊102a3實現對插值後的高速數據流中峰值平均功率比(PAPR)較高 的OF匿基帶I/Q信號的幅度進行壓縮，達到一定的PAPR值大小OF匿基帶IA和QA信號，其 輸出寬帶基帶IA和QJ言號。 寬帶數字預失真器模塊102a4實現對經過峰值削波模塊102a3處理後的寬帶OFDM 基帶IA和QJ言號進行數字預失真和預處理實時操作，產生與寬帶射頻功率放大器103非線 性相反的預失真OF匿基帶IB和QB信號，糾正OF匿基帶IB和QB信號後就可以補償由寬帶 射頻功率放大器103和寬帶射頻發射機模塊的非線性所造成的失真，達到寬帶射頻功率放 大器103的非線性失真實時補償處理，同時，接收來自輸出矩陣模塊102a5的採樣OF匿基 帶Ie和Qe信號進行比較並自適應地調整數字預失真濾波器係數。 輸出矩陣模塊102a5分別完成與後級的數字模擬轉換器DAC 102b和模擬數字 轉換器ADC2 102d晶片的連接，實現輸出數據速率匹配和時序格式轉換功能，並對寬帶數 字預失真器模塊102a4已預失真的輸出OF匿基帶信號進行插值、濾波，使得基帶數據滿足 DAC102b轉換要求，同時，接收反饋回來的模擬信號經過ADC2 102d模數轉換後送給寬帶數 字預失真器模塊102a4。 MPU控制內核模塊102a9完成輸入信號處理模塊102al、插值器模塊102a2、峰值削 波模塊102a3、寬帶數字預失真器模塊102a4和輸出矩陣模塊102a5的配置、管理、控制和監 測以及運行自適應濾波算法計算出數字預失真濾波器係數；。
接口模塊102al0實現與控制管理模塊105的連接。 所述DMA控制器模塊102a8用於輸出矩陣模塊和SSRAM器件之間的數據搬移。
這裡的寬帶數字預失真引擎主要對基帶下行IQ數據進行接入並進行預失真，產 生與功率放大器的非線性特性相反的曲線，已產生的預失真發射信號送給DAC 102b ;同
8時，經過功放耦合反饋回來的模擬中頻信號送給ADC2 102d轉換為數字中頻信號，然後， DPD引擎模塊102a接收數字中頻信號進行數字中頻處理，主要是數字下變頻、採樣速率轉 換、數字濾波等，接著進入到DPD引擎模塊102a中的信號數據緩衝模塊(例如SSRAM器件 102all)進行緩存； 寬帶數字預失真引擎採用基於多項式模型的預失真器內核來實現；這裡的AFA主 要是實現自適應濾波算法，從寬帶數字預失真引擎內部的信號數據緩衝模塊(例如SSRAM 器件102all)中提取緩存數據進入內部的DSP處理器內核進行信號分析，動態分析功率放 大器綜合動態模型，運用自適應濾波算法計算出進行預失真所需要的濾波器係數，產生寬 帶數字預失真引擎的校正係數，用於對基帶信號進行預失真處理；自適應濾波算法是採用 基於訓練序列的RLS+LMS算法相組合的混合算法。 所述DAC 102b主要對數字寬帶數字預失真引擎處理後的預失真信號在DAC內部 進一步內插，並且進行數模轉換，然後輸出一個零中頻的模擬基帶信號，DAC採用了 ADI公 司的雙通道16bit轉換速率為900MSPS的AD9788晶片； 寬帶射頻發射機模塊102c為零中頻架構，其主要功能是把從DAC送來的寬帶 模擬基帶信號經過模擬正交調製(Analog Quadrature Modulator,即AQM)直接變頻到 射頻頻段，然後經過射頻濾波和放大，放大到一定的電平，輸出下行射頻信號到寬帶射 頻功率放大器103， AQM晶片採用ADI公司的ADL5374ACPZ，工作頻段為3. 5GHZ範圍， ADL5374ACPZ+AD9788組合解決方案可取代兩個RF上變頻級，從而省去了混頻器、緩衝放大 器和RF濾波器。與超外差解決方案相比，採用此架構組合設計的RF發射機能夠節省PCB 尺寸、電源、組件以及成本； 寬帶射頻功率放大器103的主要功能是接收來自寬帶射頻發射機模塊102c的寬 帶RF信號，進行功率放大後得到射頻輸出信號(RF OUT)並經天線發射出去；
如圖3所示，是本發明中寬帶射頻模擬反饋迴路模塊的結構示意框圖。寬帶射頻 模擬反饋迴路模塊104為超外差架構，其主要功能是將寬帶射頻功率放大器103輸出的耦 合射頻信號，經過寬帶射頻濾波器104a，寬帶混頻器104b模擬下變頻轉換成模擬中頻信 號，再經過寬帶中頻聲表濾波器104c，寬帶中頻放大器104d，最後輸出給第二模數轉換器 ADC2數位化後進入寬帶數字預失真引擎模塊；寬帶射頻濾波器104a對寬帶射頻功率放大 器103輸出的射頻信號耦合一部分能量進行濾波，輸出滿足噪聲要求的射頻信號；寬帶混 頻器104b將射頻信號下變頻到模擬中頻信號；寬帶中頻聲表濾波器104c對寬帶混頻器 104b輸出的信號進行濾波，提高其帶外抑制；寬帶中頻放大器104d將輸入的模擬中頻信號 進行放大，補償前級聲表濾波器的插損；接收本振模塊104e為寬帶混頻器104b提供頻率和 功率、相噪及頻率穩定度符合要求的本振信號。 所述ADC2102d主要對模擬中頻信號進行模數轉換，ADC採用了 ADI公司的libit 轉換速率為200MSPS的AD80142晶片； 所述控制管理模塊105主要實現對寬帶射頻信號處理模塊、寬帶數字預失真DPD 數字單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊的配置和狀態監控。控制管 理模塊為微處理器CPU，接口為RS-232, RS-485或USB接口 ，例如採用USB專用接口晶片 FT245RL，實現將基站的DPD功放配置數據通過USB接口發送給DPD引擎模塊102a，同時，將 寬帶射頻功率放大器103的告警狀態信息通過USB接口上報給基站。
9
下面，簡述數字預失真線性寬帶射頻功率放大器裝置的工作過程如下 首先，來自寬帶射頻收發信機的RF IN信號進入寬帶射頻信號處理模塊101進行
下變頻到模擬基帶信號處理； 然後，模擬基帶信號經過ADCl(102e)進行模數轉換為數字基帶信號後送給寬帶 DPD數字單元102中的DPD引擎模塊102a進行數字預失真處理，產生的已預失真信號通過 雙通道DAC電路102b，在DAC內部進一步內插，並且進行數模轉換，輸出模擬基帶信號後經 過寬帶射頻發射機模塊102c直接上變頻到RF信號，寬帶射頻功率放大器103對其進行放 大後送給天線輸出； 其次，從寬帶射頻功率放大器103輸出耦合出來的RF放大模擬信號的小部分 被提取進行寬帶射頻模擬反饋迴路模塊104的下變頻而得到模擬中頻信號，然後通過 ADC2(102d)進行重採樣、濾波和重新數位化等處理後，進入寬帶DPD數字單元102中的DPD 引擎模塊102a實現數字預失真算法分析和係數計算； 同時，控制管理模塊105主要對寬帶射頻信號處理模塊、寬帶數字預失真DPD數字 單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊進行配置和實時狀態監控。
如圖4所示，是本發明的另一種數字預失真線性寬帶射頻功率放大器裝置示意框 圖。該裝置包括寬帶射頻信號處理單元106、寬帶DPD數字單元102和寬帶射頻功率放大 器(103)，其中寬帶DPD數字單元102包括數字預失真(DPD)引擎模塊102a、數模轉換器 (DAC)102b、第一模數轉換器(ADCl)102e、第二模數轉換器(ADC2) 102d、控制管理模塊105 和寬帶射頻發射機模塊102c。其中寬帶射頻信號處理單元106包括寬帶射頻模擬反饋迴路 模塊104和寬帶射頻信號處理模塊101。圖4所示裝置與圖1所示裝置的主要區別在於寬 帶射頻信號處理模塊和寬帶射頻模擬反饋迴路模塊合併為寬帶射頻信號處理單元，控制管 理模塊也可以合併入寬帶DPD數字單元，相應地，控制管理模塊105主要對寬帶射頻信號處 理單元、寬帶射頻功率放大器、寬帶射頻發射機模塊、DPD引擎模塊進行配置和實時狀態監 控。這樣可以節省裝置的體積，降低硬體成本。圖4中各個模塊的工作方式與圖1所示的 實施例中相同。 以上所述，僅為本發明最佳的具體實施方式
，但本發明的保護範圍並不局限於此， 任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換， 都應涵蓋在本發明的保護範圍之內。
權利要求
一種數字預失真線性寬帶射頻功率放大器裝置，該裝置包括寬帶射頻信號處理模塊、寬帶數字預失真DPD數字單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊和控制管理模塊，其中寬帶數字預失真DPD數字單元包括寬帶數字預失真引擎模塊、數模轉換器DAC、第一模數轉換器ADC1、第二模數轉換器ADC2和寬帶射頻發射機模塊；所述的寬帶射頻信號處理模塊用於接收射頻信號的輸入(RF IN)，並將其下變頻到基帶信號，然後輸出至所述ADC1；所述的ADC1用於對接收到的基帶信號進行模數轉換，然後輸出至所述寬帶數字預失真引擎模塊；所述的寬帶數字預失真引擎模塊用於對來自ADC1的信號進行預失真處理，將產生的預失真信號送給所述DAC；同時接收來自ADC2的反饋信號，根據該反饋信號實現數字預失真算法分析和係數計算；所述的DAC主要對數字預失真處理後的預失真信號在DAC內部進一步內插，並且進行數模轉換，然後輸出一個零中頻的模擬基帶信號至所述寬帶射頻發射機模塊；所述的寬帶射頻發射機模塊用於將從DAC發送來的寬帶模擬基帶信號經過模擬正交調製直接變頻到射頻頻段，然後經過射頻濾波和放大，放大到一定的電平，輸出下行射頻信號到寬帶射頻功率放大器；所述的寬帶射頻功率放大器用於接收來自寬帶射頻發射機的寬帶射頻信號，進行功率放大後產生射頻輸出信號(RF OUT)，經天線發射出去；所述的寬帶射頻模擬反饋迴路模塊主要用於對寬帶射頻功率放大器輸出的射頻信號耦合一部分能量進行處理，以獲得數字預失真功率計算需要的模擬中頻信號，並輸出至所述ADC2；所述的ADC2用於對來自寬帶射頻模擬反饋迴路模塊的模擬中頻信號進行模數轉換，並輸出至寬帶數字預失真引擎模塊；所述的控制管理模塊主要實現對寬帶射頻信號處理模塊、寬帶數字預失真DPD數字單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊的配置和狀態監控。
2. —種數字預失真線性寬帶射頻功率放大器裝置，該裝置包括寬帶數字預失真DPD數 字單元、寬帶射頻功率放大器和寬帶射頻信號處理單元；其中寬帶數字預失真DPD數字單 元包括寬帶數字預失真引擎模塊、數模轉換器DAC、第一模數轉換器ADC1、第二模數轉換器 ADC2、寬帶射頻發射機模塊和控制管理模塊；其中寬帶射頻信號處理單元包括寬帶射頻信 號處理模塊和寬帶射頻模擬反饋迴路模塊；所述的寬帶射頻信號處理模塊用於接收射頻信號的輸入(RF IN)，並將其下變頻到基 帶信號，然後輸出至所述ADC1;所述的ADC1用於對接收到的基帶信號進行模數轉換，然後輸出至所述寬帶數字預失 真引擎模塊；所述的寬帶數字預失真引擎模塊用於對來自ADC1的信號進行預失真處理，將產生的 預失真信號送給所述DAC ;同時接收來自ADC2的反饋信號，根據該反饋信號實現數字預失 真算法分析和係數計算；所述的DAC主要對數字預失真處理後的預失真信號在DAC內部進一步內插，並且進行 數模轉換，然後輸出一個零中頻的模擬基帶信號至所述寬帶射頻發射機模塊；所述的寬帶射頻發射機模塊用於將從DAC發送來的寬帶模擬基帶信號經過模擬正交 調製直接變頻到射頻頻段，然後經過射頻濾波和放大，放大到一定的電平，輸出下行射頻信 號到寬帶射頻功率放大器；所述的寬帶射頻功率放大器用於接收來自寬帶射頻發射機的寬帶射頻信號，進行功率 放大後產生射頻輸出信號(RF OUT)，經天線發射出去；所述的寬帶射頻模擬反饋迴路模塊主要用於對寬帶射頻功率放大器輸出的射頻信號 耦合一部分能量進行處理，以獲得數字預失真功率計算需要的模擬中頻信號，並輸出至所 述ADC2 ;所述的ADC2用於對來自寬帶射頻模擬反饋迴路模塊的模擬中頻信號進行模數轉換， 並輸出至寬帶數字預失真引擎模塊；所述的控制管理模塊主要實現對寬帶射頻信號處理單元、寬帶射頻功率放大器、寬帶 射頻發射機模塊、寬帶數字預失真引擎模塊的配置和狀態監控。
3. 如權利要求1或2所述的裝置，其特徵在於，所述的控制管理模塊為微處理器CPU, 接口為RS-232, RS-485或USB接口 ，實現將基站的數字預失真功放配置數據發送給寬帶數 字預失真引擎模塊，本振頻率配置數據發給寬帶射頻信號處理模塊和寬帶射頻模擬反饋回 路模塊，同時，將寬帶射頻功率放大器的告警狀態信息上報給基站。
4. 如權利要求1-3中任一項所述的裝置，其特徵在於，所述的寬帶射頻模擬反饋迴路 模塊為超外差架構，包括寬帶射頻濾波器、寬帶混頻器、寬帶中頻聲表濾波器、寬帶中頻放 大器和接收本振模塊；其中所述寬帶射頻濾波器對寬帶射頻功率放大器輸出的射頻信號耦 合一部分能量進行濾波，輸出滿足噪聲要求的射頻信號至所述寬帶混頻器；所述寬帶混頻 器將射頻信號下變頻到模擬中頻信號，並輸出至寬帶中頻聲表濾波器；所述寬帶中頻聲表 濾波器對寬帶混頻器輸出的信號進行濾波，提高其帶外抑制，然後輸出至寬帶中頻放大器； 寬帶中頻放大器將輸入的模擬中頻信號進行放大，補償前級聲表濾波器的插損；另外，所述 接收本振模塊為寬帶混頻器提供需要的頻率和功率、相噪及頻率穩定度符合要求的本振信號。
5. 如權利要求1-4中任一項所述的裝置，其特徵在於，所述的寬帶數字預失真引擎模 塊包括寬帶數字預失真引擎和自適應濾波算法，採用單一的可編程邏輯器件來實現。
6. 如權利要求5中所述的裝置，其特徵在於，所述的寬帶數字預失真引擎對來自ADC1 的信號進行預失真處理，產生與功率放大器的非線性特性相反的曲線，然後將產生的預失 真信號發送至DAC ;同時，對來自ADC2的信號進行數字中頻處理，主要是數字下變頻、採樣 速率轉換、數字濾波處理，處理後的數據用於數字預失真算法分析和係數計算。
7. 如權利要求5或6所述的裝置，其特徵在於，所述寬帶數字預失真引擎包括輸入信號 處理模塊、插值器模塊、峰值削波模塊、寬帶數字預失真器模塊、輸出矩陣模塊、DMA控制器 模塊、SSRAM控制器模塊、SPI控制器模塊、MPU控制內核模塊、接口模塊、以及SSRAM器件， 其中SSRAM控制器模塊用於連接SSRAM器件，實現對基帶數據的緩存，SPI控制器模塊控制 符合SPI協議規範的ADC1、 ADC2和DAC ;所述輸入信號處理模塊1接收來自ADC1的數字基帶1/Q信號，實現數據速率匹配以及 格式轉換功能；所述插值器模塊用於採用插值的方法實現對基帶I/Q數據進行插值達到預失真處理帶寬；峰值削波模塊實現對插值後的高速數據流中峰值平均功率比(PAPR)較高的基帶I/Q 信號的幅度進行壓縮，達到一定的PAPR值大小基帶IA和QA信號，其輸出寬帶基帶IA和QA 信號；寬帶數字預失真器模塊實現對經過峰值削波模塊處理後的寬帶基帶IA和QA信號進行 數字預失真和預處理實時操作，產生與寬帶射頻功率放大器非線性相反的預失真基帶b和 Qe信號，糾正基帶Ie和Qe信號後就可以補償由寬帶射頻功率放大器和寬帶射頻發射機模塊 的非線性所造成的失真，同時，接收來自輸出矩陣模塊的採樣基帶Ic和QJ言號進行比較並 自適應地調整數字預失真濾波器係數；輸出矩陣模塊分別完成與後級的DAC和ADC2晶片的連接，實現輸出數據速率匹配和時 序格式轉換功能，並對寬帶數字預失真器模塊已預失真的輸出基帶信號進行插值、濾波，使 得基帶數據滿足DAC轉換要求，同時，接收反饋回來的經過ADC2模數轉換後的信號，然後送給寬帶數字預失真器模塊；MPU控制內核模塊完成輸入信號處理模塊、插值器模塊、峰值削波模塊、寬帶數字預失 真器模塊和輸出矩陣模塊的配置、管理、控制和監測以及運行自適應濾波算法計算出數字 預失真濾波器係數；接口模塊102al0實現與控制管理模塊105的連接；所述DMA控制器模塊102a8用於輸出矩陣模塊和SSRAM器件之間的數據搬移。
8. 如權利要求5-7中任一項所述的裝置，其特徵在於，所述自適應濾波算法用於進行 信號分析，動態分析功率放大器綜合動態模型，運用自適應濾波算法計算出進行預失真所 需要的濾波器係數，產生預失真的校正係數，用於對基帶信號進行預失真處理。
9. 如權利要求5-8中任一項所述的裝置，其特徵在於，所述的自適應濾波算法採用基 於訓練序列的RLS+LMS算法相組合的混合算法。
10. 如權利要求1-9中任一項所述的裝置，其特徵在於，所述的寬帶射頻發射機模塊為 零中頻架構。
全文摘要
本發明公開了一種可管理的數字預失真線性寬帶射頻功率放大器(ADPDWPA)裝置。該裝置包括寬帶射頻信號處理模塊、寬帶數字預失真DPD數字單元、寬帶射頻功率放大器、寬帶射頻模擬反饋迴路模塊和控制管理模塊，其中寬帶數字預失真DPD數字單元包括寬帶數字預失真引擎模塊、DAC、ADC1、ADC2和寬帶射頻發射機模塊。該ADPDWPA裝置採用易於擴展的模塊化結構思想，具有高度的靈活性、成本低、可管理、開放性以及支持多種通信體制要求，只需要更換不同的模塊和升級不同的算法就可以應用不同通信體制的基站系統中，也可應用於下一代移動通信基站系統中，為未來高效率的線性寬帶射頻功率放大器產業化提供可靠的應用基礎。
文檔編號H03M1/66GK101741317SQ20091024158
公開日2010年6月16日 申請日期2009年11月26日 優先權日2009年11月26日
發明者餘建國, 朱宇霞, 王建新, 陳朝陽 申請人:北京北方烽火科技有限公司