基於fpga的可攜式電路板缺陷快速檢測裝置的製作方法

2023-07-24 17:35:01 3

專利名稱：基於fpga的可攜式電路板缺陷快速檢測裝置的製作方法
技術領域：
本發明涉及一種電路板缺陷快速檢測裝置，更特別地說，是指一種由FPGA處理器與高速多解析度圖像採集單元為核心的用於電路板缺陷的快速檢測裝置，在FPGA內部採用數據並行和流水線技術將缺陷檢測算法並行化，實現了電路板缺陷的非接觸式快速、無損檢測。
背景技術：
隨著電子產品生產水平的提高，人們對電子產品微型化的需求也日益提高。伴隨著人們對電子產品微型化的需求，電路板設計要求也逐步趨於高精度化、超細微化和多層化。在電路板焊接過程中，可能會出現焊點漏焊、極性焊反和錯件等問題，嚴重影響產品的質量。目前常用的檢測方法包括人工檢測、機械檢測、射線檢測以及機器視覺檢測等。其中，人工檢測效率低、質量差、工人勞動強度大，檢測可靠性取決於許多主觀因素；機械檢測通常是接觸式檢測，有可能對電路板造成額外的損壞，因而檢測效率低；射線檢測可以實現較高解析度，但是結構複雜、造價高；機器視覺檢測，具有自動化、客觀、非接觸、高精度和快速等特點，可極大提高檢測效率。傳統的基於機器視覺的電路板缺陷檢測系統存在以下缺點和不足(1)缺陷檢測算法是在PC機上實現並進行檢測結果顯示的，PC機的操作不可避免的存在著諸如成本高、體積大和便攜性差的缺點。(2)由於電路板缺陷檢測算法具有算法複雜、計算複雜度高的特點，是制約電路板缺陷檢測速度的瓶頸，而PC機上只能採用串行處理來實現缺陷檢測算法，因此算法的實時
性較差。針對以上問題，本發明提出一種基於FPGA的電路板缺陷檢測裝置，利用電路板定位圓提取算法和缺陷檢測算法中潛在的並行和流水線特性結合FPGA的並行和流水線結構設計電路板缺陷檢測的並行算法，實現了檢測算法的實時性。該裝置通過FPGA控制LCD顯示缺陷檢測的結果，從而實現了系統的便攜性。

發明內容
本發明的目的是提供一種能大幅提升電路板缺陷檢測速度的快速檢測裝置，該裝置能夠對電路板缺陷進行實時檢測，並通過LCD顯示屏對缺陷位置進行標記並顯示缺陷類型。為達到上述目的，本發明將機器視覺技術和FPGA並行處理技術相結合，通過數據並行和流水線技術實現缺陷檢測算法的並行化，實現了缺陷檢測的實時性。並採用Verilog HDL 硬體描述語言實現FPGA對圖像採集及控制。本發明的基於FPGA的可攜式電路板缺陷快速檢測裝置，採用FPGA控制器(1)作為硬體平臺實現缺陷的檢測，FPGA控制器(1)中的電路板並行檢測子系統(11)包括有圖像數據緩衝模塊(100)、標準圖像預處理模塊(101)、標準電路板圖像定位並行處理模塊(102)、標準圖像數據寫入模塊(103)、被測圖像預處理模塊001)、被測電路板圖像定位並行處理模塊002)、被測圖像數據寫入模塊003)、被測圖像數據讀取模塊004)、標準圖像數據讀取模塊(20 和被測與標準比對檢測模塊O06)；調節撥碼開關(6)至標準電路板狀態；圖像數據緩衝模塊(100)用於存儲和緩衝兩個異步時鐘之間的圖像數據；標準圖像預處理模塊(101)對圖像數據緩衝模塊(100)輸出的所述圖像數據，採用平滑線性濾波方法進行處理得到第一濾波後圖像，所述第一濾波後圖像採用灰度直方圖
處理，得到第一濾波後圖像中像素點的灰度值的變換函數為/fc,^) = ^;標準電路板圖像定位並行處理模塊(10 對標準圖像預處理模塊(101)輸出的第
一濾波後圖像中像素點的灰度值的變換函數/(『Λ) = ^採用Hough變換的圓檢測，來獲得
標準電路板上定位圓的圓心坐標S (a，b)，a表示在X軸上的值，b表示在Y軸上的值；所述的多個定位圓的圓心坐標S(a，b)構成了標準電路板的標準圖像數據；標準圖像數據寫入模塊(103)用於對接收到的標準圖像數據信息寫入到非易失性存儲器02)；調節撥碼開關(6)至被測電路板狀態；圖像數據緩衝模塊(100)用於存儲和緩衝兩個異步時鐘之間的被測圖像數據；被測圖像預處理模塊001)對圖像數據緩衝模塊(100)輸出的所述被測圖像數據，採用平滑線性濾波方法進行處理得到第二濾波後圖像，所述第二濾波後圖像採用灰度
直方圖處理，得到第二濾波後圖像中像素點的灰度值的變換函數為/(^yj=G ；被測電路板圖像定位並行處理模塊(20 對被測圖像預處理模塊(201)輸出的第
二濾波後圖像中像素點的灰度值的變換函數/扎,厶)=f採用Hough變換的圓檢測，來獲得
被測電路板上定位圓的圓心坐標A (a，b)，a表示在X軸上的值，b表示在Y軸上的值；所述的多個定位圓的圓心坐標A(a，b)構成了被測電路板的被測圖像數據；被測圖像數據寫入模塊(203)用於對接收到的被測圖像數據信息寫入到雙埠存儲器(DPRAM) (21)；被測圖像數據寫入模塊(203)設置DPRAM的寫使能信號有效，將被測圖像數據緩存到DPRAM中，為後繼的圖像預處理操作做準備；被測圖像數據讀取模塊(204)用於讀取雙埠存儲器中的被測圖像數據；標準圖像數據讀取模塊(20 用於讀取非易失性存儲器0 中的標準圖像數據；被測與標準比對檢測模塊(206)第一方面接收被測圖像數據讀取模塊(204)輸出的被測圖像數據；第二方面接收標準圖像數據讀取模塊(2冊)輸出的標準圖像數據；第三方面將被測圖像數據與標準圖像數據進行重疊配準；然後對配準後採用模式識別方式對被測圖像數據與標準圖像數據進行並行缺陷檢測，得到檢測結果；第四方面控制LCD顯示屏 (5)上顯示的被測電路板的缺陷位置及缺陷類型。
本發明是基於FPGA的電路板缺陷快速檢測裝置，該裝置的優點在於(1)根據目標尺寸和在圖像中所佔的比例，FPGA通過模擬IIC總線時序配置CMOS 的相應配置寄存器實現對解析度的快速切換，保證電路板圖像信息比例大於80%。(2)利用電路板定位圓心坐標提取算法和缺陷檢測算法的並行性結合FPGA的並行和流水線結構，設計電路板定位圓提取和缺陷檢測的並行算法，可有效提升電路板的在線檢測速度，提高檢測效率，實現電路板缺陷的快速檢測。(3)本發明是快速自調節非接觸式自動無損電路板缺陷檢測裝置，以FPGA處理器為核心，通過硬體控制策略和軟體並行化方法，實現對電路板的在線非接觸缺陷檢測，並通過LCD顯示屏直接對缺陷位置進行標記和顯示缺陷類型，具有快速性、通用性和便捷性的特點。


圖1是本發明測試裝置的硬體連接示意圖。圖2是標準電路板採用本發明電路板並行檢測子系統進行檢測的結構框圖。圖3是被測電路板採用本發明電路板並行檢測子系統進行檢測的結構框圖。圖4是傳統電路板與定位圓的示意圖。
具體實施例方式下面將結合附圖對本發明作進一步的詳細說明。參見圖1所示，本發明的一種基於FPGA的可攜式電路板缺陷快速檢測裝置，該裝置包括有FPGA控制器1、解析度處理器3、CM0S成像單元4、數據保存單元2、顯示屏5和撥碼開關6 ；所述數據保存單元2包括有雙埠存儲器21 (DPRAM)和非易失性存儲器22 ；FPGA控制器1與CMOS成像單元4之間連接有解析度處理器3，所述解析度處理器 3依據FPGA控制器1下發的解析度設置指令來調節CMOS成像單元4的解析度；FPGA控制器1通過圖像接收接口 12接收CMOS成像單元4輸出的數字圖像信息；FPGA控制器1通過非易失性存儲器接口 13與非易失性存儲器22連接；FPGA控制器1通過DPRAM接口 15與雙埠存儲器21連接；FPGA控制器1通過IXD接口 14與顯示屏5連接；FPGA控制器1上連接有撥碼開關6。在本發明中，標準電路板是指能夠正常工作的電路板。被測電路板是指設計完成的且工作狀態待定的電路板。下面將對各個模塊實現的功能進行詳細說明( 一 ) CMOS 成像單元 4CMOS成像單元4用於完成標準電路板或者被測電路板的圖像信息採集。在本發明中，CMOS成像單元4採用Micron公司的MT9P401，MT9P401的圖像解析度最高可達2592HX 1944V，輸出幀頻率最高為15幀/秒。( 二 )解析度處理器3解析度處理器3依據FPGA控制器1通過模擬IIC總線時序下發的解析度設置指令來調節CMOS成像單元4的解析度。使得採集到的電路板圖像信息比例足夠大(電路板圖像信息比例大於80% )。在本發明中，MSP430採用Texas hstruments公司的MSP430F 1121A晶片，該晶片內部有4KB+256B Flash Memory，足以完成對CMOS成像單元4的CMOS寄存器設置的編程需求。(三)數據保存單元2DPRAM(雙埠存儲器)21用於緩存待測電路板的圖像數據。FPGA控制器1首先讀取DPRAM (雙埠存儲器)21中的圖像數據進行圖像預處理操作，然後將預處理後的灰度圖像數據緩存到DPRAM (雙埠存儲器)21中，FPGA控制器1再次讀取DPRAM (雙埠存儲器)21中的數據完成缺陷檢測。DPRAM (雙埠存儲器)21採用IDT公司的70T653Mx36，該 DPRAM的最大存儲空間為1536KX12bit，而採集的圖像最大為4920KX 12bit，因此需要四片70T653Mx36才能存放一幅完整的圖像數據。非易失性存儲器22用於存儲標準電路圖經過二值化後的圖像數據(如標準電路圖中定位圓的坐標位置等)。FPGA控制器1將採集到的標準電路圖進行二值化和定位圓心坐標提取後，通過非易失性存儲器22控制模塊將二值化後的圖像數據和定位圓心坐標等信息存儲到非易失性存儲器中。非易失性存儲器採用Everspin半導體公司的MR4A08B，該晶片的存儲空間大小為2MX8bit，具有25ns的快速讀寫周期。(四)顯示屏5IXD顯示屏5用於顯示被測電路板上的缺陷位置及缺陷類型。本發明採用奇美公司的LQ0;35NC1113. 5寸數字顯示屏，該顯示屏可顯示320 X MO的RGB圖像。在本發明中，能夠檢測電路板缺陷類型包括有焊點缺焊、元器件虛焊、錯件、元器件極性焊反和IC晶片反向等缺陷。(五)撥碼開關6撥碼開關6用於對FPGA控制器1進行電路板缺陷檢測時狀態的選擇進行調節。一般撥碼開關6設有兩種狀態，一種為標準電路板檢測狀態，另一種為被測電路板檢測狀態。(六)FPGA控制器 1在本發明中，FPGA控制器選用Spartan 6系列的)(C6SLX45T-FGG484，該晶片內部有 43661 個 Logic Cells、116 個Block Ram 和 58 個 DSP48 Slices。為了實現電路板上圖像信息的快速檢測採用Veri log HDL (HDL hardware Discription Language)在ISE 12. 3軟體平臺上實現FPGA處理器對各個接口(圖像接收接口 12、非易失性存儲器接口 13、IXD接口 14、DPRAM接口 15，參見圖1所示)的設置。參見圖2、圖3所示，另外，為了實現電路板並行檢測子系統11的各項功能，採用Verilog HDL 在ISE12. 3軟體平臺上進行了多個模塊的設置及控制處理；所述電路板並行檢測子系統11 包括有圖像數據緩衝模塊100、標準圖像預處理模塊101、標準電路板圖像定位並行處理模塊102、標準圖像數據寫入模塊103、被測圖像預處理模塊201、被測電路板圖像定位並行處理模塊202、被測圖像數據寫入模塊203、被測圖像數據讀取模塊204、標準圖像數據讀取模塊205和被測與標準比對檢測模塊206。在本發明中，經圖像接收接口 12傳輸來的是具有幀同步和行同步信號同時有效的有效圖像數據。幀同步信號上升沿表示一幀圖像的開始，行同步信號上升沿表示一行圖像的開始，當檢測到幀同步和行同步信號同時有效時，數據線上的數據才為有效數據，此時將數據線上的數據存入到雙埠存儲器21 (DPRAM)中；當檢測到行同步下降沿後，若此時幀同步信號仍為高電平則等待下一次行同步信號的上升沿，接收下一行數據，若檢測到幀同步信號也為低電平時表示一幀數據接收完成，等待下一幀信號的上升沿，準備接收下一幀數據。(1)圖像數據緩衝模塊100圖像數據緩衝模塊100用於存儲和緩衝兩個異步時鐘之間的數據傳輸。圖像數據緩衝模塊100採用兩個FIFO構成的桌球結構，當寫滿第一個FIFO時，通過FIFO滿標誌觸發數據預處理模塊，從第一個FIFO中讀取數據進行預處理操作，同時往第二個FIFO中寫數， 當第二個FIFO寫滿後，同樣通過第二個FIFO滿標誌觸發數據預處理模塊，從第二個FIFO 中讀取數據進行預處理操作，而又往第一個FIFO寫數。採用兩個FIFO的桌球結構既保證了數據傳輸的完整性，又保證了數據傳輸的速度。在本發明中，對所述有效圖像數據是否為標準電路板圖像的判斷若撥碼開關6 為標準電路板狀態時，圖像數據緩衝模塊100輸出數據給標準圖像預處理模塊101 ；若撥碼開關6為被測電路板狀態時，圖像數據緩衝模塊100輸出數據給被測圖像預處理模塊201。(2)標準圖像預處理模塊101標準圖像預處理模塊101對所述有效圖像數據進行第一圖像濾波和第一灰度閾值分割處理。所述有效圖像數據在第一圖像濾波單元中採用平滑線性濾波方法(參見阮秋琦編譯的《數字圖像處理》第二版，第94、95、96頁)處理，得到第一濾波後圖像；所述第一濾波後圖像為灰度圖；所述第一濾波後圖像在第一灰度閾值分割單元中採用灰度直方圖處理，得到第一灰度圖像中像素點的灰度值的變換函數為/(『Λ) = ^。在本發明中，灰度閾值Ms是根據灰度直方圖進行設置，將所述第一濾波後圖像的灰度值大於閾值Ms的像素f [is，js]設為1，相反，所述第一濾波後圖像的灰度值小於閾值禮的像素f[is，js]則將其值設置為0。則灰度圖像中像素點的灰度值的變換函數為
權利要求
1.一種基於FPGA的可攜式電路板缺陷快速檢測裝置，其特徵在於該裝置包括有FPGA 控制器(1)、解析度處理器(3)、CMOS成像單元G)、數據保存單元O)、顯示屏( 和撥碼開關(6)；所述數據保存單元( 包括有雙埠存儲器和非易失性存儲器02)；FPGA控制器(1)與CMOS成像單元(4)之間連接有解析度處理器(3)，所述解析度處理器C3)依據FPGA控制器(1)下發的解析度設置指令來調節CMOS成像單元(4)的解析度； FPGA控制器(1)通過圖像接收接口(12)接收CMOS成像單元(4)輸出的數字圖像信息；FPGA控制器⑴通過非易失性存儲器接口(13)與非易失性存儲器02)連接； FPGA控制器⑴通過DPRAM接口(1 與雙埠存儲器Ql)連接； FPGA控制器⑴通過IXD接口(14)與顯示屏(5)連接； FPGA控制器(1)上連接有撥碼開關(6)。
2.根據權利要求1所述的基於FPGA的可攜式電路板缺陷快速檢測裝置，其特徵在於 所述FPGA控制器⑴中的電路板並行檢測子系統(11)包括有圖像數據緩衝模塊(100)、標準圖像預處理模塊(101)、標準電路板圖像定位並行處理模塊(102)、標準圖像數據寫入模塊(103)、被測圖像預處理模塊001)、被測電路板圖像定位並行處理模塊002)、被測圖像數據寫入模塊003)、被測圖像數據讀取模塊004)、標準圖像數據讀取模塊(20 和被測與標準比對檢測模塊O06)；調節撥碼開關(6)至標準電路板狀態；圖像數據緩衝模塊(100)用於存儲和緩衝兩個異步時鐘之間的圖像數據； 標準圖像預處理模塊(101)對圖像數據緩衝模塊(100)輸出的所述圖像數據，採用平滑線性濾波方法進行處理得到第一濾波後圖像，所述第一濾波後圖像採用灰度直方圖處理，得到第一濾波後圖像中像素點的灰度值的變換函數為
3.根據權利要求2所述的基於FPGA的可攜式電路板缺陷快速檢測裝置，其特徵在於 圖像數據緩衝模塊(100)採用兩個FIFO構成的桌球結構，當寫滿第一個FIFO時，通過FIFO 滿標誌觸發數據預處理模塊，從第一個FIFO中讀取數據進行預處理操作，同時往第二個 FIFO中寫數，當第二個FIFO寫滿後，同樣通過第二個FIFO滿標誌觸發數據預處理模塊，從第二個FIFO中讀取數據進行預處理操作，而又往第一個FIFO寫數；採用兩個FIFO的桌球結構既保證了數據傳輸的完整性，又保證了數據傳輸的速度。
4.根據權利要求2所述的基於FPGA的可攜式電路板缺陷快速檢測裝置，其特徵在於 由於非易失性存儲器MR4A08B是以字節為存儲單位的，而二值化後的像素數據是lbit，因此標準圖像數據寫入模塊103將經過二值化後的8個像素的圖像數據組合成一個字節，然後寫入到MR4A08B中。標準圖像數據寫入模塊103向MR4A08B寫入信息的時鐘為圖像數據緩衝模塊100中圖像預處理時鐘的8分頻。
5.根據權利要求2所述的基於FPGA的可攜式電路板缺陷快速檢測裝置，其特徵在於 所述定位圓是指標準電路板或者被測電路板上用於確定電路板位置的已知半徑的圓。
全文摘要
本發明公開了一種基於FPGA的可攜式電路板缺陷快速檢測裝置，該裝置包括有FPGA控制器、解析度處理器、CMOS成像單元、數據保存單元、顯示屏和撥碼開關；FPGA控制器分別與CMOS成像單元、解析度處理器、數據保存單元、顯示屏和撥碼開關連接；FPGA控制器藉助Veri1og HDL語言實現標準電路板與被測電路板的並行檢測，採用模式識別方式得到檢測結果；本發明檢測方式能夠檢測出電路板上如焊點缺焊、元器件虛焊、錯件、元器件極性焊反和IC晶片反向等缺陷。
文檔編號G01N21/88GK102565073SQ20111046029
公開日2012年7月11日 申請日期2011年12月31日 優先權日2011年12月31日
發明者李振, 李釗, 鄭紅 申請人:北京航空航天大學