一種快閃記憶體的編程/擦除方法

2023-07-09 05:12:21 1

專利名稱：一種快閃記憶體的編程/擦除方法
技術領域：
本發明涉及一種快閃記憶體，特別是涉及一種快閃記憶體的編程/擦除方法。
背景技術：
快閃記憶體(flash)是一種用於存儲數據的存儲裝置，其具有即使停止電源供應也保持數據未受到擦除的特性(非易失性)。由於此原因，所以快閃記憶體已被用作諸如行動電話、PDA 以及MP3播放器之類的電子產品的數據存儲裝置，並且具有應用越來越廣泛的趨勢。一般來說，Flash分為NOR型Flash及NAND型Flash。它們的共同之處在於數據通過編程操作存儲(寫入數據)，且通過擦除操作擦除。圖1為現有技術中一種對快閃記憶體的編程方法的步驟流程圖。參照圖1，現有技術對快閃記憶體編程的方法數據輸入步驟(110)、編程操作步驟(120)、編程驗證步驟(130)、編程操作再執行步驟(140)以及編程驗證再執行步驟 (150)。然而，上述現有技術的快閃記憶體方法一般都是採用固定的脈寬作為每次編程/擦除嘗試的時間，這就增加了編程/擦除驗證的次數和時間，從而最終增加了編程/擦除的總時間，嚴重影響編程速度。因此，目前需要本領域技術人員迫切解決的問題就是如何能夠提出一種改進型的編程/擦除操作方法，可以減少編程/擦除的次數和時間，進而提高現有的 Flash編程/擦除速度

發明內容
為克服上述現有技術快閃記憶體編程方法存在編程/擦除驗證次數和時間多而導致編程速度慢的問題，本發明的主要目的在於提供一種快閃記憶體的編程/擦除方法，其通過計算編程/擦除的誤比特率，並根據誤比特率調整編程/擦除時間以達到快速驗證的目的，提高快閃記憶體的編程/擦除速度。為達上述及其它目的，本發明一種快閃記憶體的編程/擦除方法，至少包括如下步驟步驟一數據輸入，將接收的數據存儲於該快閃記憶體的頁緩衝區，並進行初始參數設定；步驟二 對該數據進行編程/擦除；步驟三對編程/擦除結果進行驗證；步驟四計算誤比特率，該誤比特率為未成功編程/擦除的數據佔所有編程/擦除數據的比例；步驟五根據該誤比特率調整編程/擦除脈寬；以及步驟六進入步驟二重複進行編程/擦除操作，直到該誤比特率達到規定的比例。進一步地，在步驟五之後還包括如下步驟根據該誤比特率和編程/擦除脈寬調整柵極電壓。進一步地，該誤比特率的計算是通過M個誤比特計算電路實現的，每個誤比特計算電路至少包括1個異或門以及N個D觸發器，讀出放大器將目的存儲器的數據讀出，每行數據與預先編程寫入的數據經過該異或門進行異或比較，該異或門的輸出接至該N個D觸發器的第一個D觸發器的時鐘端，該第一個D觸發器的輸出端接至第二個D觸發器的時鐘端，以此類推，同時，每個D觸發器的數據端接「 1 」。進一步地，該根據誤比特率調整編程/擦除脈寬的步驟通過一脈衝間隔調製單元實現，當誤比特率高的時候，根據事先測得的數據大幅度增加編程/擦除時間；當該誤比特率小時，編程/擦除時間則較小。進一步地，該初始參數包括該柵極電壓的初始值與該編程/擦除電壓的初始值與現有技術相比，本發明一種快閃記憶體的編程/擦除方法通過計算編程/擦除過程中的誤比特率，並根據誤比特率調整編程/擦除的脈寬，以達到快速驗證的目的，提高了快閃記憶體編程/擦除的效率。


圖1為現有技術中一種對快閃記憶體的編程方法的步驟流程圖；圖2為本發明一種快閃記憶體的編程/擦除方法較佳實施例的步驟流程圖。圖3為本發明較佳實施例中誤比特計算電路的電路示意圖。
具體實施例方式以下通過特定的具體實例並結合

本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點與功效。本發明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不背離本發明的精神下進行各種修飾與變更。圖2為本發明一種快閃記憶體的編程/擦除方法較佳實施例的步驟流程圖。如圖2所示， 本發明一種快閃記憶體的編程/擦除方法，包括如下步驟步驟201 數據輸入步驟，更具體地講，所接收的數據(即所需寫入的數據)可以被存儲於快閃記憶體的頁緩衝區中，以便後續編程/擦除步驟所獲取，並給存儲器輸入一些初始參數如柵極電壓Vth的初始值和編程/擦除時間初始值；步驟202 編程/擦除操作步驟，即根據快閃記憶體特點，在編程或寫入數據前先將目的單元存儲器信息擦除，然後再依次將存儲於頁緩衝區中的數據編程寫入目的存儲器單元， 如何基於頁執行編程操作在本領域中已公知，此處省略其詳細描述；步驟203 編程/擦除驗證步驟。本發明較佳實施例以編程驗證步驟為例，在編程驗證步驟中，驗證數據是否通過編程操作正常寫入至目的存儲器單元中，一般可以通過比較存儲器單元的閾值電壓與一基準電壓來進行驗證。具體地說，編程驗證操作比較經編程的存儲器單元的閾值電壓與一預設的基準電壓(例如，IV)，如果經編程的存儲器單元的閾值電壓高於該基準電壓，則確定已成功執行編程操作；相反，如果經編程的存儲器單元的閾值電壓低於該基準電壓，則確定未成功執行編程操作。如果整個存儲器單元的編程操作正常執行(或已成功)，則編程操作結束，擦除驗證步驟則類似，此處編程/擦除驗證方法均為已知技術，在此不予贅述；步驟204:計算誤比特率，即計算未成功編程/擦除的數據(以比特為單位) 佔所有編程/擦除數據的比例。在本發明較佳實施例中，誤比特率的計算是通過M個誤比特計算電路來實現的。以下將參照圖2具體說明如何計算誤比特率。每個誤比特計算電路均包含一異或門及N個D觸發器，首先通過讀出放大器將目的存儲器的數據
SAout (0)......SAout (m)讀出，將每行數據(以第一行SAout (0)為例)和預先編程寫入的
數據PO通過該異或門進行異或比較，當相異時異或門輸出為「 1，，而形成一個上升沿，該異或門輸出接至第一個D觸發器的時鐘端，第一個D觸發器數據端接「 1」，則該上升沿將導致第一 D個觸發器的輸出反相即開始二進位計數；同時該第一個D觸發器的輸出端接至第二個D觸發器的時鐘端；由此類推，第K個D觸發器的輸出端接至第(K+1)個D觸發器的時鐘端。根據編程/擦除的目的地址，可以建立多個這樣的誤比特計算電路，憑藉這些誤比特計算電路就完成了錯誤比特的計數。步驟205 根據誤比特率調整編程/擦除的脈寬，並重新進入步驟202重複進行編程/擦除操作，直至誤比特率達到規定的比例。本步驟基於存儲器編程/擦除時注入的電子數量和執行編程/擦除編程/擦除的時間正相關這一基本原理，由一個脈衝間隔調製單元來實現。當誤比特率很高時，根據事先測得的數據大幅度增加編程/擦除時間，這樣下一次編程/擦除時注入存儲器的電子數量會大幅度增加，而驗證時是依賴這些存儲在存儲器內的電子所形成的電壓/電流來判定先前編程寫入的數據的是邏輯「O」還是「1」，「1」或「O」 對應的電子數量增加意味著「O」或「 1，，的電子數量減少，兩個邏輯狀態的電子數量差會隨著編程時間增加而增加，電子數量差增加則導致驗證時更容易區分出來兩種邏輯狀態，亦即增加編程/擦除時間會使編程/擦除成功率增加；當誤比特率較小時，所增加的編程/擦除時間也較小，這樣可以保證編程/擦除時間的精度。當然，為了更好地實現本發明，在步驟205之後，還可增加如下步驟步驟206 根據誤比特率和編程/擦除時間(即編程/擦除脈寬)調整柵極電壓 Vth，在編程/擦除時間已經達到一定標準後誤比特率仍不能有效降低時，改變柵極電壓 Vth的數值，重新確定編程/擦除時間初值，並返回步驟202執行編程/擦除驗證操作。如有需要，可以多次重複上述步驟，當柵極電壓Vth達到某標準後，誤比特率仍不能有效下降，還可以從步驟201重新開始編程/擦除驗證操作，直至達到規定嘗試次數。上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修飾與改變。因此， 本發明的權利保護範圍，應如權利要求書所列。
權利要求
1.一種快閃記憶體的編程/擦除方法，至少包括如下步驟步驟一數據輸入，將接收的數據存儲於該快閃記憶體的頁緩衝區，並進行初始參數設定；步驟二 對該數據進行編程/擦除；步驟三對編程/擦除結果進行驗證；步驟四計算誤比特率，該誤比特率為未成功編程/擦除的數據佔所有編程/擦除數據的比例；步驟五根據該誤比特率調整編程/擦除脈寬；以及步驟六進入步驟二重複進行編程/擦除操作，直到該誤比特率達到規定的比例。
2.如權利要求1所述的快閃記憶體的編程/擦除方法，其特徵在於在步驟五之後還包括如下步驟根據該誤比特率和編程/擦除脈寬調整柵極電壓。
3.如權利要求2所述的快閃記憶體的編程/擦除方法，其特徵在於該誤比特率的計算是通過M個誤比特計算電路實現的，每個誤比特計算電路至少包括1個異或門以及N個D觸發器，讀出放大器將目的存儲器的數據讀出，每行數據與預先編程寫入的數據經過該異或門進行異或比較，該異或門的輸出接至該N個D觸發器的第一個D觸發器的時鐘端，該第一個 D觸發器的輸出端接至第二個D觸發器的時鐘端，後續每個D觸發器的輸出端均接下一個D 觸發器的時鐘端，同時，每個D觸發器的數據端接「 1 」。
4.如權利要求3所述的快閃記憶體的編程/擦除方法，其特徵在於該根據誤比特率調整編程/擦除脈寬的步驟通過一脈衝間隔調製單元實現，當該誤比特率高的時候，根據事先測得的數據大幅度增加編程/擦除時間；當該誤比特率小時，編程/擦除時間則較小。
5.如權利要求4所述的快閃記憶體的編程/擦除方法，其特徵在於該初始參數包括該柵極電壓的初始值與該編程/擦除電壓的初始值。
全文摘要
本發明公開一種快閃記憶體的編程/擦除方法，包括數據輸入；對該數據進行編程/擦除；對編程/擦除結果進行驗證；計算誤比特率，該誤比特率為未成功編程/擦除的數據佔所有編程/擦除數據的比例；根據該誤比特率調整編程/擦除脈寬並重複進行編程/擦除操作；通過本發明，可以使快閃記憶體達到快速驗證的目的，提高快閃記憶體編程/擦除的效率。
文檔編號G11C16/14GK102270506SQ20111017647
公開日2011年12月7日 申請日期2011年6月28日 優先權日2011年6月28日
發明者楊光軍 申請人:上海宏力半導體製造有限公司