高速高清CMOS成像系統的製作方法
2023-07-09 19:59:46 1
本發明屬於高速高清成像領域，特別是一種高速高清CMOS成像系統。
背景技術：
科學的發展推動著人類向更精細、更微妙世界的探索。在現代工業生產、控制和科學研究中，對各種高速運動過程進行觀察、數據採集與分析變得越來越有意義。在軍事研究方面，通過記錄和分析高速變化過程中的各個瞬態，例如武器發射、炮彈軌跡、火藥爆破、火箭飛行等，為實驗研究、武器設計與改良提供了更加有效的途徑；在工業生產方面，通過實時監測生產線上的零件缺陷，提高了生產效率，又避免了人工的漏檢與錯檢；在汽車製造方面，通過研究汽車碰撞瞬間各部位的變化以及人體模型的受力狀況，生產出安全係數更高的汽車。
在中等亮度的光刺激下，人眼視覺極限分辨頻率僅為12~16幀/秒，無法觀察幾十、幾百甚至上千幀的高速運動現象。此外，由於普通攝像機技術的「凍結」能力有限，在觀察具有一定速度變化的運動過程時，常會出現圖像歪斜甚至拖尾等模糊不清的現象，速度越高，圖像質量越差。因此，研製一種能夠對快速現象進行拍攝，並將其放慢到人眼視覺可以分辨程度的攝像機，顯得尤為重要。
早期的高速攝影設備主要是光機式高速相機，此類相機運用光學原理配合高速動作的機械結構完成對快速變化過程的觀測和記錄。按照工作方式的不同，光機式高速相機可分為間歇式高速相機、光學補償式高速相機和轉鏡式高速相機三種。儘管就拍攝速度而言，光機式高速相機可以達到觀測和記錄的需要，但由於使用膠片作為存儲介質，不可避免的引入了顯影、定影等繁瑣的膠片處理工作，然後才得以進行數據的分析，這就造成光機式高速相機後端處理速度慢，無法實時觀察所拍到的圖像；並且判讀誤差大，在試驗中容易受到幹擾；高速拍攝時所要耗費的膠片數量也過大，使用成本進一步增加，以上這些難以克服的弊端制約了膠片式高速相機的發展。隨著電子技術的發展，在上世紀 90 年代出現了高速數字式相機。
當前，能夠實現「快攝慢放」技術的探測器主要分為CCD和CMOS兩種類型。近年來，CCD圖像傳感器以噪聲小、靈敏度高等特點在攝像領域佔據一定位置，但其解析度與幀頻不可兼得，在追求高速攝影時勢必會損失畫質、增加器件成本與器件功耗。然而，CMOS傳感器並不存在幀頻與解析度的折衷問題，在百萬像素解析度下拍攝速度可達1000fps甚至更高，與CCD相比，能夠為瞬態研究提供更加精確的瞬間信息，成為瞬態研究的得力工具。
高速成像系統的海量數據存儲與採集一直是設計的計數瓶頸。對於1000幀以上的高速成像系統，它要求在1ms以內處理一整幀的圖像數據，在解析度大於1000*1000、數據位數為10bit時，其數據量超過10Gbps，實時處理難度很大，需要採用其他方法。目前市場上的高速攝像機的圖像數據採集一般是先採用高速海量數據存儲單元對圖像進行存儲，而後再進行處理送至計算機顯示的方法完成，這種方法原理簡單，雖然不能實時處理高速圖像，對於高速高清成像系統是唯一可行的方法。
中國專利200910021207.6，公開了一種高幀頻高解析度CMOS成像系統，以CPLD為控制單元，以SDRAM作為高速存儲單元，實現了500幀，1280*1024解析度的高幀頻高解析度成像，但SDRAM存儲速度較慢，數據帶寬較小，不適合1000幀以上的高解析度成像系統的數據緩存，且沒有將探測器和其他單元的供電分開，噪聲較大，圖像效果一般，另外，採用一般數據接口傳輸圖像數據，只能實現緩存顯示。
技術實現要素：
本發明的目的在於提供一種高速高清CMOS成像系統，克服了存儲速度較慢、數據帶寬較小、不適合1000幀以上的高解析度成像系統的數據緩存、噪聲較大、圖像效果一般等問題。
實現本發明目的的技術解決方案為：一種高速高清CMOS成像系統，包括依次連接的鏡頭、CMOS攝像機和計算機，所述的CMOS攝像機包括電源供電單元、CMOS傳感器晶片、FPGA控制單元、高速數據存儲單元、CameraLink接口單元、參數存儲單元和上位機接口單元，電源供電單元分別與CMOS傳感器晶片、FPGA控制單元、高速數據存儲單元、CameraLink接口單元、參數存儲單元和上位機接口單元連接，為上述部件提供穩定電壓，FPGA控制單元分別與CMOS傳感器晶片、高速數據存儲單元、CameraLink接口單元、參數存儲單元和上位機接口單元連接，CMOS傳感器晶片與鏡頭連接，CameraLink接口單元與計算機連接，上位機接口與計算機連接；
所述CMOS傳感器晶片在驅動信號作用下產生高速數字圖像數據送入FPGA控制單元進行緩存；所述的FPGA控制單元用於產生CMOS傳感器晶片的驅動信號、緩存CMOS傳感器晶片的高速圖像數據、產生高速數據存儲單元的控制信號並將緩存後的高速圖像數據存入高速數據存儲單元、讀取參數存儲單元和上位機接口單元數據並做相應控制、產生CameraLink接口單元的控制信號並將高速數據存儲單元中的高速圖像數據通過CameraLink接口傳輸至計算機中進行圖像顯示；所述的高速數據存儲單元用於存儲高速圖像數據；CameraLink接口單元用於CMOS攝像機與計算機相連接，往計算機中輸送高速圖像數據；所述的參數存儲單元用於存儲CMOS傳感器晶片的配置參數以及接收上位機的參數信息；所述的上位機接口單元用於計算機向CMOS傳感器晶片發送指令，所述的計算機為CMOS攝像機提供CameraLink採集卡以及顯示圖像；
鏡頭採集高速圖像數據，計算機通過上位機接口單元向FPGA控制單元發送開始指令，FPGA控制單元接收指令後解碼並讀取參數存儲單元中的參數送至CMOS探測器晶片，開始給CMOS探測器晶片送驅動信號，CMOS探測器晶片接收驅動信號後產生圖像數據並送至FPGA控制單元，FPGA控制單元將圖像數據緩存至高速數據存儲單元，待高速數據存儲單元滿後停止送圖像數據，FPGA控制單元將高速數據存儲單元中的數據依次讀出並送至CameraLink接口單元，最後計算機接收圖像數據並顯示。
所述的CMOS傳感器晶片採用高速高清CMOS傳感器LUX1310。
所述FPGA控制單元為AlteraStratix III系列EP3SE80F780C2N。
所述高速數據存儲單元器件為Micron 2G DDR3 MT41J128M16。
所述CameraLink接口單元採用CameraLink Full模式。
所述參數存儲單元採用NorFlash M25P64。
所述上位機接口單元採用485協議進行數據傳輸，晶片為RS485。
所述電源供電單元採用DC-DC和LDO相結合的方式供電，採用DC-DC晶片將輸入的12V電壓轉換成5V、3.3V、2.5V、1.8V、1.5V、1.1V、0.75V，其中3.3V、2.5V、1.8V、1.5V、1.1V和0.75V用於向FPGA控制單元供電；1.5V和0.75V用於向高速數據存儲單元供電；3.3V用於向CameraLink接口單元、參數存儲單元和上位機接口單元供電；採用LDO晶片將5V電壓轉換成3.3V、3.0V、2.5V、1.8V給CMOS探測器晶片供電。
本發明與現有技術相比，其顯著優點：
1、本發明採用DDR3作為高速圖像存儲單元主要晶片，加大了存儲容量，同時提高了數據帶寬，能實現1000幀1280*1024解析度的數據存儲速率，兩片DDR3最多能存儲1.6s的數據量，即16000幀圖像。
2、本發明採用DC-DC電源和LDO電源給整個系統供電，綜合利用了DC-DC電源的效率高功耗低和LDO電源輸出紋波小噪聲小的特點，使整個系統功耗低，同時保證了高速高清CMOS探測器的供電穩定，噪聲小，圖像質量更好。
3、本發明採用CameraLink接口的Full模式進行圖像數據傳輸，可以實現不使用高速圖像存儲單元緩存實時顯示400幀、1280*1024解析度的圖像，增加了系統的輸出模式，可以適用不同場合。
附圖說明
圖1是本發明一種高速高清CMOS成像系統的總體結構示意圖。
具體實施方式
下面結合附圖對本發明作進一步詳細描述。
結合圖1，本發明是一種高速高清CMOS成像系統，包括鏡頭、CMOS攝像機和計算機，鏡頭與CMOS攝像機連接，通過外殼將其固定在驅動板的探測器正前方，12V電壓通過電源接口與CMOS攝像機連接以提供電源，圖像數據通過Camera Link接口與計算機中的Camera Link採集卡接口連接，把圖像數據傳輸至計算機，計算機通過CameraLink採集卡採集並顯示圖像數據。按其功能可將CMOS攝像機分為以下單元：電源供電單元、CMOS傳感器晶片、FPGA控制單元、高速數據存儲單元、CameraLink接口單元、參數存儲單元和上位機接口單元，電源供電單元分別與CMOS傳感器晶片、FPGA控制單元、高速數據存儲單元、CameraLink接口單元、參數存儲單元和上位機接口單元連接，為上述部件提供穩定電壓，FPGA控制單元分別與CMOS傳感器晶片、高速數據存儲單元、CameraLink接口單元、參數存儲單元和上位機接口單元連接，CMOS傳感器晶片與鏡頭連接，CameraLink接口單元與計算機連接，上位機接口與計算機連接。
所述的電源供電單元為整個系統的各個晶片提供穩定的電壓，是系統的根基，所使用的電源晶片主要分成兩部分： DC-DC晶片和LDO晶片。12V電壓通過CMOS相機上的電源接口將電源輸入CMOS攝像機，首先通過磁珠將其分為模擬12V和數字12V，模擬12V經TI公司的DC-DC電源晶片TPS62132轉換成CVCC3.3V供CameraLink驅動晶片使用，數字12V經TI公司的DC-DC電源晶片TPS62132轉換成DVCC3.3V供上位機接口單元中的RS485晶片使用、參數存儲單元中的Flash使用和FPGA控制單元中的FPGA、EPCS和晶振使用，數字12V經TI公司的DC-DC電源晶片TPS62130轉換成DVCC2.5V供FPGA控制單元中的FPGA使用，數字12V經LINER公司的DC-DC電源晶片LT3693轉換成DVCC1.8V供FPGA控制單元中的FPGA使用，數字12V經LINER公司的DC-DC電源晶片LT3693轉換成DVCC1.5V供FPGA控制單元中的FPGA使用和高速數據存儲單元中的DDR3使用，數字12V經TI公司的DC-DC電源晶片TPS62130轉換成DVCC1.1V供FPGA控制單元中的FPGA使用，數字12V和模擬12V還經兩片TI公司的DC-DC電源晶片TPS62132分別轉換成D5V和A5V，其中D5V經TI公司的DC-DC晶片TPS51100DQ轉換成0.75V供高速數據存儲單元中的DDR3使用。由於CMOS探測器所需的電壓要求帶負載能力強，噪聲小，DC-DC晶片的負載響應差，輸出紋波大等特點決定了其無法為探測器供電，LDO晶片雖然轉換效率低，但其輸出紋波小，噪聲小，帶負載能力強，所以採用LDO晶片給探測器供電。上述轉換的D5V經TI公司的LDO晶片TPS7A4518轉換成DVCC1.8V供CMOS傳感器晶片使用，A5V分別經TI公司的LDO晶片TPS7A4533轉換成AVCC3.3V、經TI公司的LDO晶片TPS7A4501轉換成AVCC3.0V、經TI公司的LDO晶片TPS7A4525轉換成AVCC2.5V、經NSC公司的LDO晶片LP3856轉換成A1.8V供CMOS傳感器晶片使用。
CMOS傳感器晶片是系統的成像部件，它是系統的「眼睛」，能夠捕獲高速運動物體的圖像。CMOS圖像傳感器使用LUXIMA公司的高速CMOS傳感器LUX1310，它能提供1000FPS（1280*1024解析度下）的工作速度，具有開窗模式和RIO等功能，能夠通過降低解析度來提高幀頻（13000FPS@320*240）。其驅動時序由FPGA控制單元產生，輸出為2路差分時鐘和16路差分圖像數據。
FPGA控制單元協調整個系統的工作，是系統的「大腦」，採用Altera公司的Stratix III系列FPGA EP3SE80F780C2，具有豐富的時鐘資源、豐富的引腳資源和高速差分接口。FPGA控制單元為各個晶片產生驅動信號，接收CMOS傳感器晶片輸出的高速差分信號緩存後按照高速數據存儲單元中的DDR3的時序要求送至DDR3存儲，並按照CameraLink接口協議將DDR3中的圖像數據送至計算機顯示。此外，FPGA還接收參數存儲單元和上位機接口單元的指令來控制CMOS探測器晶片的工作狀態。
高速數據存儲單元由兩片2G DDR3組成，採用Micron公司的DDR3器件MT41J128M16，數據速率最高能到2133MT/s，能實時存儲CMOS探測器的輸出圖像數據，4Gbit的存儲容量能記錄1.6秒的數據。其所有接口與FPGA控制單元相連接，讀寫時序也由FPGA控制單元配置產生。
CameraLink接口單元採用Full模式進行數據傳輸，由3片電平轉換晶片DS90CR287和兩片Camera Link控制晶片DS90LV048A、DS90LV019組成，它以差分雙絞線進行傳輸抗幹擾能力強，在85M時鐘下可以達到5.4Gbps的傳輸率，是工業相機的不二之選。在Full模式下，本系統可實現400幀/S@1280*1024的實時圖像顯示。
參數存儲單元和上位機接口單元主要用於配置探測器參數，參數存儲單元採用ST公司NorFlash M25P64，存儲CMOS探測器晶片初始化參數和記錄上位機配置參數，上位機接口單元採用485協議進行數據傳輸，配以上位機軟體，可方便控制探測器工作模式、曝光時間、窗口區域、增益等參數。
計算機主要用於圖像數據的採集和顯示，Camera Link採集卡裝在計算機PCIE插槽上，配合相應軟體，能實時顯示圖像數據的幀頻、解析度等信息，還能存儲圖像或視頻序列到電腦上。