一種SVG與TSC混合無功補償用電平控制裝置及其控制方法與流程
2023-07-09 16:27:36 1
本發明屬於電平控制的技術領域，具體涉及一種svg與tsc混合無功補償用電平控制裝置及其控制方法。
背景技術：
隨著配電系統中的變化頻繁、衝擊性感性負荷的大量應用，尤其是點焊機、軋鋼機、衝壓機等無功功率變化速度快、持續時間短、變化幅度大的負荷，引起配電系統電壓跌落、閃變，功率因數降低，易導致精密生產設備、實驗儀器等敏感性負荷誤動作，甚至無法正常生產工作，因此要求無功補償裝置能夠快速、無級、連續的進行補償。基於成本的考慮，現在通常使用靜止無功發生器(svg)與多組晶閘管投切電容(tsc)組合的方式進行補償，tsc裝置分級補償系統穩態無功需求，小容量的svg裝置來補償tsc分級補償欠補的暫態無功需求。為了能夠快速、無級、連續的進行補償，svg與tsc之間需要快速高效的協調控制。
為解決上述問題，現有的處理方式主要有：
svg與tsc之間使用rs485通信，但這種通信方式速度較慢。
svg與tsc之間使用電平控制方式，這需要較多的電平控制埠，因此需要i/o埠較多的mcu或者使用fpga擴展i/o埠，使得控制裝置複雜，而且成本較高。
技術實現要素：
本發明所要解決的技術問題是針對上述現有技術的不足，提供一種佔用mcu較少的i/o埠實現較多的電平控制，並且具有集成度高、驅動能力強、適用性強、性價比高、可擴展的svg與tsc混合無功補償用電平控制裝置及其控制方法。
一種svg與tsc混合無功補償用電平控制裝置，svg的控制器mcu的i/o埠與鎖存器陣列連接，鎖存器陣列與達林頓型光耦陣列連接，達林頓型光耦陣列輸出倍數於mcu的i/o埠的tsc投切電平信號並與tsc連接。
為優化上述技術方案，採取的具體措施還包括：
上述的mcu與鎖存器陣列之間設置驅動緩衝電路，mcu與驅動緩衝電路連接，驅動緩衝電路與鎖存器陣列連接。
上述的svg的控制器mcu包括i/o埠電源輸入端vcc、i/o埠接地端gnd、輸出tsc投切電平控制信號i/o埠s0~s7和鎖存使能信號i/o埠s8~s15，其中，i/o埠電源輸入端vcc接電源vcc1，i/o埠接地端gnd接地gnd1，輸出tsc投切電平控制信號i/o埠s0~s7分別至驅動緩衝電路的第一驅動/緩衝器u2的輸入端1a1~1a4、2a1~2a4，鎖存使能信號i/o埠s8~s15分別至驅動緩衝電路的第二驅動/緩衝器u3的輸入端1a1~1a4、2a1~2a4。
上述的驅動緩衝電路用於增強mcu的i/o埠的驅動能力，驅動緩衝電路包括第一驅動/緩衝器u2、第二驅動/緩衝器u3以及下拉電阻r129~r144，第一驅動/緩衝器u2為8位同相驅動/緩衝器，第二驅動/緩衝器u3為8位反同相驅動/緩衝器，第一驅動/緩衝器u2、第二驅動/緩衝器u3的電源輸入端vcc均接電源vcc1，輸出使能端、及接地端gnd均接地gnd1，下拉電阻r129~r136分別並聯於第一驅動/緩衝器u2的輸入端1a1~1a4、2a1~2a4與gnd1之間，下拉電阻r137~r144分別並聯於第二驅動/緩衝器u3的輸入端1a1~1a4、2a1~2a4與gnd1之間。
上述的鎖存器陣列用於復用svg控制器mcu的i/o埠，包含8個八路3態輸出的非反轉透明鎖存器u4~u11，鎖存器u4~u11的電源輸入端vcc均接電源vcc1，輸出使能端及接地端gnd均接地gnd1，信號輸入端d0~d7分別並聯且分別連接於驅動緩衝電路的u2的輸出端1y1~1y4、2y1~2y4，鎖存使能端分別連接於驅動緩衝電路的u3的輸出端1y1~1y4、2y1~2y4。
上述的達林頓型光耦陣列包含限流電阻r1~r128以及達林頓型光耦u12~u76，限流電阻r1~r64一端分別連接於鎖存器u4~u11的輸出端q0~q7，另一端分別連接於達林頓型光耦u12~u76的陽極輸入端，達林頓型光耦u12~u76的陰極輸入端均接地gnd1，集電極均接電源vcc2，發射極分別連接於限流電阻r65~r128的一端,限流電阻r65~r128的另一端與tsc連接並輸出最終的tsc投切電平信號。
一種svg與tsc混合無功補償用電平控制方法，包含如下步驟：
步驟1：靜止無功發生器svg控制器mcu置低信號s0~s7，並置低信號s8~s15，緊接著再置高信號s8~s15，使能所有鎖存器的鎖存使能輸入，使得所有鎖存器的輸出為低電平信號，進而所有達林頓型光耦處於關斷狀態，從而將所有tsc初始為切除狀態；
步驟2：mcu發出第一組8位投切信號s0~s7，並置低信號s8，失效第一個鎖存器u4的鎖存使能輸入，緊接著再置高信號s8，使能第一個鎖存器u4的鎖存使能輸入，進而將投切信號s0~s7鎖存於第一個鎖存器u4的輸出端，使得對應的8個達林頓型光耦根據信號s0~s7導通或者關斷，給出電平控制信號，從而精準控制對應的每個tsc的投切狀態。
本發明與現有技術相比，在沒有增加mcu的i/o埠的基礎上，通過鎖存器陣列與達林頓型光耦陣列的配合，通過成倍地增加了電平控制埠。但是mcu本身沒有足夠的驅動能力驅動鎖存器陣列，因此，本發明增加了驅動緩衝電路用於增強mcu的i/o埠的驅動能力，使鎖存器陣列能正常運作。本發明具有一下優點和效果：使用較少的器件，佔用mcu較少的i/o埠實現較多的電平控制，並且具有集成度高、驅動能力強、適用性強、性價比高、可擴展的特點。
附圖說明
圖1是本發明的電路示意圖。
具體實施方式
以下結合附圖對本發明的實施例作進一步詳細描述。
本發明的一種svg與tsc混合無功補償用電平控制裝置，可置於svg內部，如圖1所示，包含svg控制器mcu、驅動緩衝電路、鎖存器陣列，達林頓型光耦陣列。svg控制器mcu與驅動緩衝電路連接，驅動緩衝電路與鎖存器陣列連接，鎖存器陣列與達林頓型光耦陣列連接。
svg控制器mcu的i/o埠電源輸入端vcc接電源vcc1，i/o埠接地端gnd接地gnd1，輸出tsc投切電平控制信號（記為s0~s7）i/o埠分別至驅動緩衝電路的u2的輸入端1a1~1a4、2a1~2a4，鎖存使能信號（記為s8~s15）i/o埠分別至驅動緩衝電路的u3的輸入端1a1~1a4、2a1~2a4。
驅動緩衝電路增強mcu的i/o埠的驅動能力，包含具有三態輸出的8位同相驅動/緩衝器u2、具有三態輸出的8位反相驅動/緩衝器u3、下拉電阻r129~r144。驅動/緩衝器u2、u3的電源輸入端vcc均接電源vcc1，輸出使能端、及接地端gnd均接地gnd1。下拉電阻r129~r136分別並聯於u2的輸入端1a1~1a4、2a1~2a4與gnd1之間。下拉電阻r137~r144分別並聯於u3的輸入端1a1~1a4、2a1~2a4與gnd1之間。
鎖存器陣列用於復用svg控制器mcu的i/o埠，包含8個八路3態輸出的非反轉透明鎖存器u4~u11。鎖存器u4~u11的電源輸入端vcc均接電源vcc1，輸出使能端及接地端gnd均接地gnd1，信號輸入端d0~d7分別並聯且分別連接於驅動緩衝電路的u2的輸出端1y1~1y4、2y1~2y4，鎖存使能端分別連接於驅動緩衝電路的u3的輸出端1y1~1y4、2y1~2y4。
達林頓型光耦陣列較普通光耦可以輸出較大的驅動電流，使裝置具有較強的驅動能力，並用於隔離svg控制器電源，使得輸出信號的電平幅值可以根據tsc的實際需要而供電，使svg可以適用於不同電平信號的tsc，包含限流電阻r1~r128、達林頓型光耦u12~u76。限流電阻r1~r64一端分別連接於鎖存器u4~u11的輸出端q0~q7，另一端分別連接於達林頓型光耦u12~u76的陽極輸入端。達林頓型光耦u12~u76的陰極輸入端均接地gnd1，集電極均接電源vcc2，發射極分別連接於限流電阻r65~r128的一端,限流電阻r65~r128的另一端輸出最終的tsc投切電平信號。
基於上述裝置，控制方法包含如下步驟：
步驟1：靜止無功發生器svg控制器mcu置低信號s0~s7，並置低信號s8~s15，緊接著再置高信號s8~s15，使能所有鎖存器的鎖存使能輸入，使得所有鎖存器的輸出為低電平信號，進而所有達林頓型光耦處於關斷狀態，從而將所有tsc初始為切除狀態；
步驟2：mcu發出第一組8位投切信號s0~s7，並置低信號s8，失效第一個鎖存器u4的鎖存使能輸入，緊接著再置高信號s8，使能第一個鎖存器u4的鎖存使能輸入，進而將投切信號s0~s7鎖存於第一個鎖存器u4的輸出端，使得對應的8個達林頓型光耦根據信號s0~s7導通或者關斷，給出電平控制信號，從而精準控制對應的每個tsc的投切狀態。
對於其它鎖存器同樣使用上述步驟2，能夠精準控制對應的每個tsc的投切狀態。
電平控制裝置可以佔用mcu的16個引腳，輸出64個電平控制信號，成倍提高了電平控制信號輸出能力，但按照本發明方案不局限於此。
以上僅是本發明的優選實施方式，本發明的保護範圍並不僅局限於上述實施例，凡屬於本發明思路下的技術方案均屬於本發明的保護範圍。應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理前提下的若干改進和潤飾，應視為本發明的保護範圍。