用於基於鎖存器的模數轉換的系統和方法

2023-07-28 06:48:06

專利名稱：用於基於鎖存器的模數轉換的系統和方法
技術領域：
本發明涉及用於處理數位訊號的系統和方法，更具體地涉及用於模數轉換的系統 和方法。
背景技術：
模數轉換器被用在許多半導體器件中以將模擬電信號轉換為其數字表示。在轉換 過程中，連續的模擬信號被轉換為以規定採樣次數表示模擬信號的一系列離散或量化的數 字值。簡單的模數轉換器在指定的靜態操作範圍上操作，該操作範圍通常被定義為涵蓋期 望的模擬輸入信號。圖1示出了示例性現有技術的全並行模數轉換器100。全並行模數轉 換器100包括比較器組120，其包括多個比較器121、122、123、124、125，每個比較器都接收 各自的參考閾值(即，ref(n-l)、ref(n-2)、ref(3)、ref(2)以及ref(l))。此外，每個比較 器121、122、123、124、125都接收模擬輸入105，以及將模擬輸入105與各個參考閾值進行 比較。參考閾值被選擇為使得比較器組120的組合輸出是被表示為數字輸出170的溫度計 碼(thermometer code) 0當正確操作時，數字輸出170包括一系列不中斷的0，接著是一系 列不中斷的1，在0和1之間的轉變表示模擬輸入105的電平(即，沒有泡沫的溫度計碼)。 在一些情況下，數字輸出170被提供至編碼器180，其提供可能比溫度計碼更緊湊的編碼輸 出 190。在這樣的全並行模數轉換器中，通過減少連續的參考電壓之間的電平差來提供增 加的解析度。在模數轉換器100的範圍保持恆定的情況下，增加解析度需要相應增加比較 器的數量。這至少有兩個缺點。首先，額外的比較器增加了功耗和面積消耗。第二，在連續 參考電壓之間的差變小的情況下，模擬輸入105上的噪聲和比較器121、122、123、124、125 中的處理差異經常導致產生不完美的溫度計碼(即，呈現泡沫的溫度計碼)。因此，為了補 償溫度計碼中的不完美，編碼器180的複雜性被大大增加了。這導致額外的不期望的功耗 和面積消耗。因此，至少由於上述的原因，在現有技術中需要用於模數轉換的先進的系統和方法。

發明內容
本發明涉及用於處理數位訊號的系統和方法，更具體地涉及用於模數轉換的系統 和方法。本發明的各種實施例提供基於鎖存器的模數轉換器。該基於鎖存器的模數轉換器 包括具有比較器組、選擇器電路和鎖存器的第一交織器。該比較器組可操作地將模擬輸入 與各個參考電壓進行比較，並同步於時鐘相位。該選擇器電路可操作地至少部分基於選擇 器輸入來選擇該比較器組中的其中一個比較器的輸出。第一交織器輸出得自於所選輸出。 如在此所使用的，術語「得自，，以其最廣的含義被使用。因此，例如，得自於所選輸出的第一 交織器輸出可以與所選輸出相同。在其他情況下，所選輸出在成為第一交織器輸出之前可以被緩存、寄存或者進行其他改變。鎖存器接收來自第二交織器的第二交織器輸出，以及在 時鐘相位被聲明時是透明的。選擇器輸入包括鎖存器的輸出。在上述實施例的一些情況下， 鎖存器操作以減輕符號間幹擾。本發明的其他實施例提供了一種用於模數轉換的方法。該方法包括提供第一交織 器，其可操作地產生第一輸出；以及第二交織器，其可操作地產生第二輸出。第一交織器和 第二交織器的每一個都包括比較器組、選擇器電路和鎖存器。該方法包括使用與時鐘相位 同步的第一交織器的比較器組執行一組模數轉換；至少部分地基於鎖存結果從該組模數轉 換中選擇結果以提供第一輸出；以及使用第一交織器的鎖存器來鎖存第二輸出。該鎖存器 在時鐘相位被聲明時是透明的，以及該鎖存的結果包括鎖存器的輸出。本發明的其他實施例提供了一種通信系統。該通信系統包括使用至少一個基於鎖 存器的模數轉換器的接收器。該基於鎖存器的模數轉換器包括具有比較器組、選擇器電路 和鎖存器的第一交織器。該比較器組可操作地將模擬輸入與各個參考電壓進行比較，並且 與時鐘相位同步。該選擇器電路可操作地至少部分地基於選擇器輸入來選擇該比較器組中 的一個比較器的輸出。第一交織器輸出得自於所選輸出。該鎖存器接收來自第二交織器的 第二交織器輸出，以及在時鐘相位被聲明時是透明的。該選擇器輸入包括鎖存器的輸出。在 上述實施例的一些情況下，鎖存器操作以減輕符號間幹擾。
在上述實施例的一些情況下，該系統包括發送器和介質。在這樣的情況下，信息從 發送器通過介質被提供至接收器。在一種特定情況下，該系統是存儲系統，以及該介質是存 儲介質。在另一種特定情況下，該系統是無線通信系統，以及該介質是無線通信介質。發明內容僅提供對本發明的一些實施例的一般描述。本發明的許多其他目的、特 徵、優點和其他實施例將由下面的具體描述、所附權利要求和附圖而更加顯而易見。


通過參考說明書餘下部分中描述的附圖，可以實現對本發明的各種實施例的進一 步的理解。在圖中，在多個圖中使用的類似的參考標號表示類似的部件。在一些情況下，包 括小寫字母的子標籤與參考標號相關聯以表示多個類似部件之一。在沒有說明存在子標籤 的情況下引用參考標號時，其旨在表示所有這樣的多個類似部件。圖1示出了現有技術的全並行模數轉換器；圖2a是根據本發明的一些實施例的使用以組合邏輯實施的多路復用器樹的模數 轉換器；圖2b是根據本發明的一個或多個實施例的使用以同步組合邏輯實施的多路復用 器樹的另一模數轉換器；圖3a示出了根據本發明的一些實施例的基於鎖存器的模數轉換器；圖3b是示出了圖3a的基於鎖存器的模數轉換器的示例性操作的時序圖；圖4a示出了根據本發明的各種實施例的另一基於鎖存器模數轉換器；圖4b是示出了圖4a的基於鎖存器的模數轉換器的示例性操作的時序圖；圖5a示出了根據本發明的一個或多個實施例的另一基於鎖存器的模數轉換器；圖5b是示出了圖5a的基於鎖存器的模數轉換器的示例性操作的時序圖；圖6a示出了根據本發明的一些實施例的另一基於鎖存器的模數轉換器；
圖6b是示出了圖6a的基於鎖存器的模數轉換器的示例性操作的時序圖；以及圖7示出了包括根據本發明的一些實施例的基於鎖存器的模數轉換器的通信系 統。
具體實施例方式本發明涉及用於處理數位訊號的系統和方法，更具體地涉及用於模數轉換的系統 和方法。動態範圍的模數轉換器是特定用途的模數轉換器，其可以被用於檢測通過已知通 道發送的位序列。動態模數轉換器的示例在由Chmelar等人於2008年4月24日提交的題 為「Analog-to-DigitalConverter」的美國專利申請第12/108,791號中描述。上述申請通 過引用結合於此用於所有目的。這樣的動態模數轉換器使用了將輸入與參考電壓比較的一 個或多個比較器。動態模數轉換器的輸出隨後可以被用來為隨後的位周期期間內的比較選 擇輸入範圍。如在由Chmelar等人在與本案同一天提交的題為「Systems andMethods for Analog to Digital Conversion」的美國專利申請第12/134，488號中所述的，模數轉換器 可以統一具有改進的判決反饋均衡(DFE)電路以實現為動態模數轉換器預測未來範圍的 優點。上述申請通過參考結合於此用於所有目的。具體地，所結合的DFE可以減少或消除 與處理通道中的串行位序列 有關的符號間幹擾。圖2a和2b示出了與改進的DFE結合的模 數轉換器的兩個示例。在這些情況下，模數轉換器使用某個等級的流水線操作，所述流水線 操作是使用多路復用器樹和中間寄存器來實施的。轉向圖2a，示出了使用用於範圍選擇的DFE的統一的模數轉換器200。模數轉換 器200使用了類似於在與本案同一天由Gribok等人提交的美國專利申請第12/134，523中 公開的多路復用器樹。上述申請被轉讓給與本案相同的實體，並通過引用結合於此用於所 有目的。模數轉換器200包括八個比較器的組210，每個比較器將模擬輸入220與各個參考 電壓(未示出)進行比較。具體地，不同的參考電壓被提供至每個比較器210，而參考電壓 跨過模數轉換器200的輸入範圍延伸。在一些情況下，各個參考電壓是可編程的，從而使得 模數轉換器200的輸入範圍可以被調節。由與門組230產生的相應的選通時鐘時鐘控制每 個比較器210。每個與門230將時鐘輸入224與使能位282和使能位292的組合進行邏輯 與。具體地，無論何時使能位282和使能位292被聲明(assert)為低，四分之一的比較器 210(即，比較器a，e)被時鐘控制，以及時鐘輸入224被聲明為高。無論何時使能位282和 使能位292被聲明為高，四分之一的比較器210(即，比較器d，h)被時鐘控制，以及時鐘輸 入224被聲明為高。無論何時使能位282被聲明為低，使能位292被聲明為高，四分之一的 比較器210(即，比較器b，f)被時鐘控制，以及時鐘輸入224被聲明為高。無論何時使能位 282被聲明為高，使能位292被聲明為低，四分之一的比較器210 (即比較器c，g)被時鐘控 制，以及時鐘輸入224被聲明為高。以該方式，在任何給定位周期內，僅由四分之一的比較 器210消耗功率。如在上述通過引用結合於此用於所有目的的參考文獻中更全面描述的， 通過保存可以導致使能較小百分比的比較器210的其他歷史信息可以產生更多的使能位， 或在任意給定時鐘周期上可以時鐘控制較大百分比的比較器210的情況下，可以產生更少 的使能位。
輸出位284等同於一個位周期之前聲明的比較器210之一的輸出，使能位282等 同於兩個位周期之前聲明的比較器210之一的輸出，以及輸出位292等同於三個位周期之 前聲明的比較器210之一的輸出，所有三個(輸出位)都是基於由同步的多路復用器樹選 擇的先前的位聲明，所述同步的復用器樹包括第一級多路復用器240，第一級觸發器250， 第二級多路復用器260，以及第三級多路復用器270。使能位282被存儲在觸發器280中， 以及輸出位292被存儲在觸發器290中。使能位282、292被提供至與門230以使能所選擇 的比較器210的子集的時鐘控制。此外，使能位292驅動在第一級多路復用器240和第二 級多路復用器260中的多路復用器的選擇器輸入。使能位282驅動第三級多路復用器280 的選擇器輸入。轉向圖2b，示出了另一使用以同步組合邏輯實施的多路復用器樹21 1的模數轉換 器201。模數轉換器201包括多個比較器215，每個比較器將模擬輸入291與跨模數比較 器201的輸入範圍的各個參考電壓(未示出)進行比較。具體地，不同的參考電壓被提供 至每個比較器215，參考電壓跨過模數轉換器201的輸入範圍延伸。在一些情況下，各個參 考電壓是可編程的，從而使得模數轉換器201的輸入範圍可以被調節。使用多路復用器樹 211選擇比較器215之一的輸出位285。基於在前確定的輸出選擇輸出位285，從而減少符 號間幹擾。具體地，輸出位285被提供至觸發器295。由觸發器295提供的單個使能位297 被用作用於多路復用器樹211的不同級的選擇器輸入。用觸發器將多路復用器樹211的每 一級的輸出同步於時鐘信號225。以該方式，來自觸發器295的使能位297接收輸出位285 的三個連續值(即，來自三個連續位周期的輸出位285的值)。輸出位285的這三個連續值 被用來將來自比較器215之一的相應比較器輸出移動通過多路復用器樹211，直到該輸出 被提供作為輸出位285。即使使用極快的比較器，與圖2a和圖2b相關討論的模數轉換器提供的最大數據 速率大約為tcq+tmux+tsu < Τ,其中T是用於同步模數轉換器的時鐘的周期，t。q是穩定最近時鐘控制的觸發器輸 出所需的時間，以及tsu是中間觸發器的建立時間。與交織的等級、流水線深度或使用的推 斷位無關地限制最大數據速率。這是因為觸發器被用來在時鐘周期之間傳遞數據。這樣的 觸發器可能是非常慢的電路元件。例如，在一些技術中，t。<^ntsu的組合可能是180ps。在 期望每秒六千兆位的數據速率的情況下，tcq和tsu的組合超過了時鐘周期(T)，這使得上述 電路不能實現期望的結果。轉向圖3a，示出了根據本發明的一些實施例的基於鎖存器的模數轉換器300。基 於鎖存器的模數轉換器300包括一個抽頭的DFE，其具有一個推斷位和兩級交織器。具體 地，基於鎖存器的模數轉換器300包括兩個次級交織器310、320。次級交織器310包括兩個 比較器312、314，每個比較器接收各自的參考電壓302、304，所述參考電壓302、304與模擬 輸入330進行比較。比較器312、314都同步於時鐘相位Cl。使用多路復用器340基於來自 次級交織器320的輸出A2選擇比較器312或比較器314的輸出。具體地，使用同步於時鐘 相位cl的鎖存器316將輸出A2傳輸至多路復用器340的選擇輸入。輸出Al由多路復用 器340提供。次級交織器320包括兩個比較器322、324，每個比較器接收各自的參考電壓302、304，參考電壓302、304與模擬輸入330進行比較。比較器322、324都同步於時鐘相位c2。 使用多路復用器350基於來自次級交織器310的輸出Al選擇比較器322或比較器324的 輸出。具體地，使用同步於時鐘相位c2的鎖存器326將輸出Al傳輸至多路復用器350的 選擇輸入。輸出A2由多路復用器340提供。參考電壓302、304可以分別由數模轉換器362、364提供。數模轉換器362、364可 以從允許改變參考電壓302、304的某些可編程裝置(未示出)接收數字輸入。在其他情況 下，參考電壓302、304可以由電阻排提供。基於在此所提供的公開，本領域的普通技術人員 將會知道用於產生參考電壓的其他方法。轉向圖3b，時序圖301示出了基於鎖存器的模數轉換器300的示例性操作。基於 主時鐘311產生時鐘相位cl和時鐘相位c2，並且其彼此異相180度。每個鎖存器316和 鎖存器326在其相關時鐘被聲明為高時是透明的。因此，當時鐘相位c2在時間321處聲明 高時，鎖存器316變透明。在相同時鐘邊沿，比較器322、324被時鐘控制。比較器322、324 的輸出在時間段t。。mp 323之後穩定。在時間段tmux325之後，所選比較器的輸出通過多路復 用器350跳變。此時，輸出A2是穩定的。A2被提供至鎖存器326，一旦時鐘相位cl在時間 331處聲明高時，該鎖存器變透明。A2在時間段tlat。h 337之後可用作多路復用器340的選 擇輸入，以及比較器312、314的輸出在時間段t。。mp 333之後穩定。當tlat。h 337加上A2可 用時的時間小於t。。mp333時，tlatch 337在基於鎖存器的模數轉換器300的關鍵時序路徑中 不起主要作用。應該注意，因為鎖存器316的操作特性，即使在A2大體上在時鐘相位cl的 上升沿之後變為可用的情況下，基於鎖存器的模數轉換器300也能正確操作。具體地，在A2 在時間段t。。mp 333結束之前變得可用的情況下，輸出A2上的延遲對關鍵時序路徑沒有影 響。因此，使用鎖存器316、326代替觸發器實現了吞吐量的增加。具體地，在諸如圖3a中 所示的兩個交織器的設計中，從一個時鐘相位(即cl或c2)的上升沿發起的一個交織器的 數據(即，Al或A2)必須在其他時鐘相位的下降沿之前被鎖存器(即，鎖存器316或鎖存 器326)鎖存。與可比較的基於觸發器的設計的IT周期相比，這實現了用於操作的時間周 期2T 341。具體地，基於鎖存器的模數轉換器300的較差情況的時序路徑由下面的等式限 定tc。mp+t_+tlatch < 2T。因此，例如當t。。mp是120ps，tmux是60ps以及tlat。h是60ps時，可以支持8. 3GHz的 數據速率。所選比較器的輸出在時間段tmux 335之後通過多路復用器340跳變。此時，輸 出Al是穩定的。在Al被用來選擇來自多路復用器350的輸出的情況下，重複上述過程。由於鎖存器316、326的透明操作，基於鎖存器的模數轉換器300作為異步電路操 作。然而，基於鎖存器的模數轉換器300不包括任何異步循環，並且與基於代替鎖存器316、 326的觸發器的相應電路相比，其能夠實現更高的吞吐率。此外，可以通過增加交織器的數 量來增加數據速率。轉向圖4a，根據本發明的各種實施例，另一基於鎖存器的模數轉換器400包括增 加的交織等級。具體地，基於鎖存器的模數轉換器400包括一個抽頭的DFE，其具有一個推 斷位和四級交織器。基於鎖存器的模數轉換器400包括四個次級交織器410、420、430、440。 次級交織器410包括兩個比較器412、414，每個比較器接收各自的參考電壓402、404，參考 電壓402、404與模擬輸490進行比較。比較器412、414都同步於時鐘相位cl。使用多路復用器470基於次級交織器440的輸出A4來選擇比較器412或比較器414的輸出。具體地， 使用同步於時鐘相位cl的鎖存器416將輸出A4傳輸至多路復用器470的選擇輸入。輸出 Al由多路復用器470提供。次級交織器420包括兩個比較器422、424，每個比較器接收各自的參考電壓402、 404，參考電壓402、404與模擬輸490進行比較。比較器422、424都同步於時鐘相位c2。使 用多路復用器475基於來自次級交織器410的輸出Al選擇比較器422或比較器424的輸 出。具體地，使用同步於時鐘相位c2的鎖存器426將輸出Al傳輸至多路復用器475的選 擇輸入。輸出A2由多路復用器475提供。次級交織器430包括兩個比較器432、434，每個比較器接收各自的參考電壓402、 404，參考電壓402、404與模擬輸490進行比較。比較器432、434都同步於時鐘相位c3。使 用多路復用器480基於來自次級交織器420的輸出A2選擇比較器432或比較器434的輸 出。具體地，使用同步於時鐘相位c3的鎖存器436將輸出A2傳輸至多路復用器480的選 擇輸入。輸出A3由多路復用器480提供。次級交織器440包括兩個比較器442、444，每個比較器接收各自的參考電壓402、 404，參考電壓402、404與模擬輸入490進行比較。比較器442、444都同步於時鐘相位c4。 使用多路復用器485基於來自次級交織器430的輸出A3選擇比較器442或比較器444的 輸出。具體地，使用同步於時鐘相位c4的鎖存器446將輸出A3傳輸至多路復用器485的 選擇輸入。輸出A4由多路復用器485提供。參考電壓402、404可以由相應的數模轉換器462、464提供。數模轉換器462、464 可以從允許改變參考電壓402、404的某些可編程裝置(未示出)接收數字輸入。在其他情 況下，參考電壓402、404可以由電阻排提供。基於在此所提供的公開，本領域的普通技術人 員將會知道用於產生參考電壓的其他方法。轉向圖4b，時序圖401示出了基於鎖存器的模數轉換器400的示例性操作。時鐘 相位Cl、時鐘相位c2、時鐘相位c3和時鐘相位c4基於主時鐘411產生，並且彼此異相90 度。鎖存器416、鎖存器426、鎖存器436以及鎖存器446的每一個在其相關時鐘被聲明為 高時是透明的。因此，當時鐘相位c4在時間421處聲明高時，鎖存器446變透明。在相同 的時鐘邊沿，比較器442、444被時鐘控制。比較器442、444的輸出在時間段t。。mp 423之後 穩定。在時間段tmux425之後，所選比較器的輸出通過多路復用器485跳變。此時，輸出A4 是穩定的。A4被提供至鎖存器416，一旦時鐘相位cl在時間431處聲明高時該鎖存器變透 明。A4在時間段tlat。h 437之後可用作多路復用器470的選擇輸入，以及比較器412、414的 輸出在時間段t。。mp433之後穩定。在tlat。h 437加上A4可用時的時間小於t。。mp 433時，tlateh 437在基於鎖存器的模數轉換器400的關鍵時序路徑中不起主要作用。應該注意，因為鎖 存器416的操作特性，即使在A4大體上在時鐘相位cl的上升沿之後變為可用的情況下，基 於鎖存器的模數轉換器400也能正確操作。具體地，在A4在時間段t。。mp 433結束之前可 用的情況下，輸出A4上的延遲對關鍵時序路徑沒有影響。因此，使用鎖存器416、426代替 觸發器實現了吞吐量的增加。具體地，在諸如圖4a中所示的四個交織器的設計中，從一個 時鐘相位(即cl、c2、c3或c4)的上升沿發起的一個交織器的數據(8卩，4132、々3或八4) 必須在與發起特定輸出相關的時鐘相位的下降沿之前被鎖存器(即，鎖存器416、426、436、 446之一)鎖存。這實現了用於操作的時間周期4T 441。基於鎖存器的模數轉換器300的較差情況的時序路徑由下面的等式限定tc。mp+t_+tlatch < 3T。因此，例如當tramp是120ps，tmux是60ps以及tlatch是60ps時，可以支持12. 5GHz 的數據速率。所選比較器的輸出在時間段tmux 435之後通過多路復用器470跳變。此時， 輸出Al是穩定的。在Al被用來選擇來自多路復用器475的輸出、A2被用來選擇來自多路 復用器480的輸出、以及A3被用來選擇來自多路復用器485的輸出的情況下，重複上述過程。轉向圖5a，根據本發明的不同實施例，另一基於鎖存器的模數轉換器500包括進 一步增加的交織等級。具體地，基於鎖存器的模數轉換器500具有一個抽頭的DFE，其具有 一個推斷位和八級交織器。基於鎖存器的模數轉換器500包括八個次級交織器510、520、 530、540、550、560、570、580。次級交織器510包括兩個比較器512、514，每個比較器接收各 自的參考電壓502、504，參考電壓502、504與模擬輸入590進行比較。比較器512、514都同 步於時鐘相位Cl。使用多路復用器418基於次級交織器580的輸出A8來選擇比較器512 或比較器514的輸出。具體地，使用同步於時鐘相位cl的鎖存器516將輸出A8傳輸至多 路復用器518的選擇輸入。輸出Al由多路復用器518提供。次級交織器520包括兩個比較器522、524，每個比較器接收各自的參考電壓502、 504，參考電壓502、504與模擬輸590進行比較。比較器522、524都同步於時鐘相位c2。使 用多路復用器528基於來自次級交織器510的輸出Al選擇比較器522或比較器524的輸 出。具體地，使用同步於時鐘相位c2的鎖存器526將輸出Al傳輸至多路復用器528的選 擇輸入。輸出A2由多路復用器528提供。次級交織器530包括兩個比較器532、534，每個比較器接收各自的參考電壓502、 504，參考電壓502、504與模擬輸590進行比較。比較器532、534都同步於時鐘相位c3。使 用多路復用器538基於來自次級交織器520的輸出A2選擇比較器532或比較器534的輸 出。具體地，使用同步於時鐘相位c3的鎖存器536將輸出A2傳輸至多路復用器538的選 擇輸入。輸出A3由多路復用器538提供。次級交織器540包括兩個比較器542、544，每個比較器接收各自的參考電壓502、 504，參考電壓502、504與模擬輸590進行比較。比較器542、544都同步於時鐘相位c4。使 用多路復用器548基於來自次級交織器530的輸出A3選擇比較器542或比較器544的輸 出。具體地，使用同步於時鐘相位c4的鎖存器546將輸出A3傳輸至多路復用器548的選 擇輸入。輸出A4由多路復用器548提供。次級交織器550包括兩個比較器552、554，每個比較器接收各自的參考電壓502、 504，參考電壓502、504與模擬輸590進行比較。比較器552、554都同步於時鐘相位c4。使 用多路復用器558基於來自次級交織器540的輸出A4選擇比較器552或比較器554的輸 出。具體地，使用同步於時鐘相位c5的鎖存器556將輸出A4傳輸至多路復用器558的選 擇輸入。輸出A5由多路復用器558提供。次級交織器560包括兩個比較器562、564，每個比較器接收各自的參考電壓502、 504，參考電壓502、504與模擬輸590進行比較。比較器562、564都同步於時鐘相位c6。使 用多路復用器568基於來自次級交織器550的輸出A5選擇比較器562或比較器564的輸 出。具體地，使用同步於時鐘相位c6的鎖存器566將輸出A5傳輸至多路復用器568的選擇輸入。輸出A6由多路復用器568提供。次級交織器570包括兩個比較器572、574，每個比較器接收各自的參考電壓502、 504，參考電壓502、504與模擬輸590進行比較。比較器572、574都同步於時鐘相位c4。使 用多路復用器578基於來自次級交織器560的輸出A6選擇比較器572或比較器574的輸 出。具體地，使用同步於時鐘相位c7的鎖存器576將輸出A6傳輸至多路復用器578的選 擇輸入。輸出A7由多路復用器578提供。次級交織器580包括兩個比較器582、584，每個比較器接收各自的參考電502、 504，參考電壓502、504與模擬輸590進行比較。比較器582、584都同步於時鐘相位c8。使 用多路復用器588基於來自次級交織器570的輸出A7選擇比較器582或比較器584的輸 出。具體地，使用同步於時鐘相位c8的鎖存器586將輸出A7傳輸至多路復用器588的選 擇輸入。輸出A8由多路復用器588提供。參考電502、504可以由相應的數模轉換器506、508提供。數模轉換器506、508可 以從允許改變參考電壓502、504的某些可編程裝置(未示出)接收數字輸入。在其他情況 下，參考電502、504可以由電阻排提供。基於在此所提供的公開，本領域的普通技術人員將 會知道用於產生參考電壓的其他方法。轉向圖5b，時序圖501示出了基於鎖存器的模數轉換器500的示例性操作。時鐘 相位cl、c2、c3、c4、c5、c6、c7和c8都基於主時鐘511產生，並且彼此異相45度。每個鎖 存器516、鎖存器526、鎖存器536、鎖存器546、鎖存器556、鎖存器566、鎖存器576以及鎖 存器586在其相關時鐘被聲明為高時是透明的。因此，當時鐘相位c8在時間521處聲明高 時，鎖存器586變透明。在相同的時鐘邊沿，比較器582、584被時鐘控制。比較器582、584 的輸出在時間段t。。mp 523之後穩定。在時間段tmux 525之後，所選比較器的輸出通過多路 復用器588跳變。此時，輸出A8是穩定的。A8被提供至鎖存器516，一旦時鐘相位cl在時 間531處聲明高時該鎖存器就變透明。A8在時間段tlat。h 537之後可用作多路復用器518 的選擇輸入，以及比較器512、514的輸出在時間段t。。mp 533之後穩定。在tlat。h537加上A8 可用時的時間小於t。。mp 533時，tlat。h 537在基於鎖存器的模數轉換器500的關鍵時序路徑 中不起主要作用。應該注意，因為鎖存器516的操作特性，即使在A8大體上在時鐘相位cl 的上升沿之後變為可用的情況下，基於鎖存器的模數轉換器500也能正確操作。具體地，在 A8在時間段t。。mp 533結束之前變得可用的情況下，輸出A8上的延遲對關鍵時序路徑沒有 影響。因此，使用鎖存器516、526代替觸發器實現了吞吐量的增加。具體地，在諸如圖5a中 所示的四個交織器設計中，從一個時鐘相位(即(31、(32、(3、(34、(35、(36、(37或(38)的上升沿 發起的一個交織器的數據(即^132、4334、4536、47或48)必須在與發起特定輸出相 關的時鐘相位的下降沿之前被鎖存器(即，鎖存器516、526、536、546、556、566、576、586之 一)鎖存。這產生用於操作的時間周期5T541。基於鎖存器的模數轉換器300的較差情況 的時間路徑由下面的等式限定tc。mp+t_+tlatch < 5T。因此，例如當t。。mp是120ps，tmux是60ps以及tlat。h是60ps時，可以支持21GHz的 數據速率。所選比較器的輸出在時間段tmux 535之後通過多路復用器518跳變。此時，輸 出Al是穩定的。在Al被用來選擇來自多路復用器528的輸出、A2被用來選擇來自多路復 用器538的輸出、A3被用來選擇來自多路復用器548的輸出、A4被用來選擇來自多路復用器558的輸出、A5被用來選擇來自多路復用器568的輸出、A6被用來選擇來自多路復用器 578的輸出、以及A7被用來選擇來自多路復用器588的輸出的情況下，重複上述過程。此外，應注意，儘管上面圖3a、4a和5a的基於鎖存器的模數轉換器使用單個抽頭， 但是根據將被特定電路減輕的符號間幹擾的等級可以使用多於一個的抽頭。轉向圖6a，示 出了包括兩個抽頭，具有兩個推斷位和兩個交織器的基於鎖存器的模數轉換器600。具體 地，基於鎖存器的模數轉換器600包括兩個次級交織器610、630。次級交織器610包括四 個比較器622、624、626、628，每個比較器接收各自的參考電壓602、604、606、608，參考電壓 602、604、606、608與模擬輸690進行比較。根據下面的等式，抽頭的數量(tp)與所使用的 比較器數量直接相關比較器的數量=2tp。比較器622、624、626、628都同步於時鐘相位Cl。使用包括第一級多路復用器612 和第二級多路復用器614的多路復用器樹基於來自次級交織器630的輸出A2和來自第二 級多路復用器614的輸出Al的組合來選擇比較器622、624、626、628之一的輸出。具體地， 使用鎖存器618將輸出A2傳輸至第二級多路復用器614的選擇輸入，以及使用鎖存器616 將輸出Al傳輸至第一級多路復用器612的選擇輸入。鎖存器616同步於時鐘相位c2，以及 鎖存器618同步於時鐘相位Cl。輸出Al由第二級多路復用器614提供。次級交織器630包括四個比較器642、644、646、648，每個比較器接收各自的參考 電602、604、606、608，參考電壓602、604、606、608與模擬輸690進行比較。比較器642、644、 646,648都同步於時鐘相位c2。使用包括第一級多路復用器632和第二級多路復用器634 的多路復用器樹基於來自次級交織器610的輸出Al和來自第二級多路復用器634的輸出 A2的組合來選擇比較器642、644、646、648之一的輸出。具體地，使用鎖存器638將輸出Al 傳輸至第二級多路復用器634的選擇輸入，以及使用鎖存器636將輸出A2傳輸至第一級多 路復用器632的選擇輸入。鎖存器636同步於時鐘相位cl，以及鎖存器638同步於時鐘相 位c2。輸出A2由第二級多路復用器634提供。參考電壓602、604、606、608可以由相應的數模轉換器652、654、656、658提供。數 模轉換器652、654、656、658可以從允許改變參考電壓602、604、606、608的某些可編程裝置 (未示出)接收數字輸入。在其他情況下，參考電壓602、604、606、608可以由電阻排提供。 基於在此所提供的公開，本領域的普通技術人員將會知道用於產生參考電壓的其他方法。轉向圖6b，時序圖601示出了基於鎖存器的模數轉換器600的示例性操作。時鐘相 位cl和時鐘相位c2都基於主時鐘611產生，並且彼此異相180度。每個鎖存器616、618、 636,638在其相關時鐘被聲明為高時是透明的。因此，當時鐘相位c2在時間621處聲明高 時，鎖存器616和鎖存器638變透明。在相同的時鐘邊沿，比較器642、644、646、648被時鐘 控制。比較器642、644、646、648的輸出在時間段t。。mp 623之後穩定。在對應於通過第一級 多路復用器632和第二級多路復用器634的延遲的兩個多路復用器延遲tmux 625和tmux 626之後，所選比較器的輸出通過多路復用器樹跳變。此時，輸出A2是穩定的。A2被提供至鎖存器636和鎖存器618，一旦時鐘相位cl在時間631處聲明高時這 些鎖存器就變成透明。A2在時間段tlat。h 637之後可用作第二級多路復用器614的選擇輸 入，以及比較器622、624、626、628的輸出在時間段t。。mp 633之後穩定。在tlat。h 637加上A2 可用時的時間小於t。。mp 633時，tlat。h 637在基於鎖存器的模數轉換器600的關鍵時序路徑中不起主要作用。應該注意，因為鎖存器618的操作特性以及鎖存器618的輸出驅動第二級多路復用器614的選擇輸入，即使在A2大體上在時鐘相位cl的上升沿之後變為可用的 情況下，基於鎖存器的模數轉換器600也能正確操作。具體地，在A2在時間段t。。mp 633和 tmux 635結束之前變得可用的情況下，輸出A2上的延遲對關鍵時序路徑沒有影響。因此， 使用鎖存器616、618、636、638代替觸發器實現了吞吐量的增加。具體地，在諸如圖6a中所 示的兩個交織器設計中，從一個時鐘相位(即cl或c2)的上升沿發起的一個交織器的數據 (即，Al或A2)必須在其他時鐘相位的下降沿之前被鎖存器(即，鎖存器316或鎖存器326) 鎖存。具體地，基於鎖存器的模數轉換器600的較差情況的時間路徑由下面的等式限定formula see original document page 15因此，例如，當t。。mp是120ps，tmux是60ps以及tlat。h是60ps時，可以支持6. 7GHz 的數據速率。所選比較器的輸出在時間段tmux 635+tfflUX 636之後通過多路復用器樹跳變。 此時，輸出Al是穩定的。在Al被用來選擇來自第二級多路復用器614的輸出的情況下，重 復上述過程。基於在此所提供的公開，本領域的普通技術人員將認識到在上述模數轉換器中所 使用的體系結構可以被擴展至任何數量的交織器，以實現其他的時序優點。通常，利用在所 有tp歷史位上使用推斷的預定數量的抽頭(tp)以及預定數量的交織器(i)，下面的等式描 述了關鍵時序路徑formula see original document page 15。通常，包括在與上面對於圖3a、4a、5a和6a的描述一致的模數轉換器中的DFE是 通過抽頭(即，tp)的數量描述的，所述抽頭的數量對應於被減輕的符號間幹擾的數量。大 量的抽頭能夠檢測通過具有相當數量的符號間幹擾的較差通道傳遞的位序列。上述基於鎖 存器的模數轉換器能夠以非常高的數據速率操作而不消耗額外的功率。在使用大量交織器 的情況下，如本領域所知的可能需要包括輸出緩衝器(fanout buffer)。由於該輸出緩衝 器，根據本發明的一些實施例的基於鎖存器的模數轉換器的概括的時間約束由下面等式描 述formula see original document page 15其中t。。mp是通過比較器的延遲，tlatch是通過鎖存器的延遲，tbuf是通過輸出緩衝器 的延遲，tp是抽頭的數量，i是交織器的數量，2tp是多路復用器的數量，3女2#是門的數
量，以及輸出緩衝器的數量。由這樣的基於鎖存器的模數轉換器消耗的功率 4
被描述為
formula see original document page 15其中eda。是數模轉換器的能量，ecomp是比較器的能量，elatch是鎖存器的能量，efflUX 是多路復用器的能量，ebuf是緩衝器的能量，tp是抽頭的數量，i是交織器的數量，2tp是數模轉換器的數量，i * tp是鎖存器的數量，以及總和是輸出緩衝器的數量，其每個都是按指 數規律大於前一個。轉向圖7，示出了根據本發明的一些實施例的通信系統700，其包括具有基於鎖存 器的模數轉換器的接收器720。通信系統700包括發送器710，其通過傳輸介質730將表示 數據集的信號發送至接收器720。傳輸介質730可以是，但不限於，無線傳輸介質、電有線 傳輸介質、磁存儲器介質、或光傳輸介質。基於在此所提供的公開，本領域的技術人員將認 識到可以與本發明的不同實施例相關地使用各種傳輸介質。接收器720包括類似於上面關 於圖3-6所述的基於鎖存器的模數轉換器。在一些情況下，通信系統700可以是蜂窩電話 系統，其具有作為蜂窩電話和/或蜂窩發射塔的發送器710和接收器720。可替換地，通信 系統700可以是磁存儲介質，其具有作為寫功能的發送器710、作為磁存儲介質的傳輸介質 730、以及作為讀功能的接收器720。基於在此所提供的公開，本領域的普通技術人員將認識 到根據本發明的不同實施例可以被表示為通信系統700的各種其他系統。總之，本發明提供了用於模數轉換的新穎的系統、裝置、方法和結構。儘管上面已 經給出了對於本發明的一個或多個實施例的描述，但是對於本領域的技術人員來說，在不 背離本發明的精神的情況下，各種替換、修改和等同物都是顯而易見的。例如，儘管本發明 的不同實施例被描述為具有特定數量的抽頭和/或特定等級的交織，但是，應該理解，根據 本發明的不同實施例，可 以支持任意數量的抽頭和/或交織器。因此，上述描述不用於限制 本發明的範圍，本發明的範圍由所附權利要求限定。
權利要求
一種基於鎖存器的模數轉換器電路，所述電路包括第一交織器，其包括比較器組，操作地將模擬輸入與各個參考電壓進行比較，其中所述比較器組同步於時鐘相位；選擇器電路，操作地至少部分地基於選擇器輸入來選擇所述比較器組中的一個比較器的輸出，其中第一交織器輸出得自於所選擇的輸出；以及鎖存器，接收來自第二交織器的第二交織器輸出，以及所述鎖存器在所述時鐘相位被聲明時是透明的，以及其中所述選擇器輸入包括所述鎖存器的輸出。
2.根據權利要求1所述的電路，其中所述鎖存器操作以減少符號間幹擾。
3.根據權利要求1所述的電路，其中所述比較器組是第一比較器組，其中所述時鐘相 位是第一時鐘相位，其中所述選擇器電路是第一選擇器電路，其中所述選擇器輸入是第一 選擇器輸入，其中所述鎖存器是第一鎖存器，以及其中所述第二交織器包括第二比較器組，同步於第二時鐘相位；第二選擇器電路，操作地至少部分地基於第二選擇器輸入來選擇所述第二比較器組中 的一個比較器的輸出，其中所述第二交織器輸出得自於所選擇的輸出；以及第二鎖存器，接收所述第一交織器輸出，以及在所述第二時鐘相位被聲明時是透明的， 以及其中所述第二選擇器輸入是所述第二鎖存器的輸出。
4.根據權利要求3所述的電路，其中所述第一鎖存器和所述第二鎖存器操作以減少符 號間幹擾。
5.根據權利要求3所述的電路，其中所述模數轉換器電路包括作為一抽頭DFE操作的 所述第一鎖存器和作為一抽頭DFE操作的所述第二鎖存器，其中所述第一比較器組包括兩 個比較器，以及其中所述第二比較器組包括兩個比較器。
6.根據權利要求1所述的電路，其中所述比較器組是第一比較器組，以及所述時鐘相 位是第一時鐘相位，其中所述選擇器電路是第一選擇器電路，其中所述選擇器輸入是第一 選擇器輸入，其中所述鎖存器是第一鎖存器，以及其中所述電路還包括第三交織器，其包括第三比較器組，操作地將所述模擬輸入與所述各個參考電壓進行比較，其中所述第三 比較器組同步於第三時鐘相位；第三選擇器電路，操作地至少部分地基於第三選擇器輸入來選擇所述第三比較器組中 的一個比較器的輸出，其中第三交織器輸出得自於所選擇的輸出；以及第三鎖存器，接收所述第一交織器輸出，以及在所述第三時鐘相位被聲明時所述第三 鎖存器是透明的，以及其中所述第三選擇器輸入是所述第三鎖存器的輸出； 第四交織器，其包括第四比較器組，操作地將所述模擬輸入與所述各個參考電壓進行比較，其中所述第四 比較器組同步於第四時鐘相位；第四選擇器電路，操作地至少部分地基於第四選擇器輸入來選擇所述第四比較器組中 的一個比較器的輸出，其中第四交織器輸出得自於所選擇的輸出；以及第四鎖存器，接收所述第三交織器輸出，以及在所述第四時鐘相位被聲明時所述第四 鎖存器是透明的，以及其中所述第四選擇器輸入是所述第四鎖存器的輸出；以及其中所述第二交織器包括第二比較器組，操作地將所述模擬輸入與所述各個參考電壓進行比較，其中所述第二 比較器組同步於第二時鐘相位；第二選擇器電路，操作地至少部分地基於第二選擇器輸入來選擇所述第二比較器組中 的一個比較器的輸出，其中所述第二交織器輸出得自於所選擇的輸出；以及第二鎖存器，接收所述第四交織器輸出，以及在所述第二時鐘相位被聲明時所述第二 鎖存器是透明的，以及其中所述第二選擇器輸入是所述第二鎖存器的輸出。
7.根據權利要求1所述的電路，其中所述鎖存器是第一鎖存器，其中所述時鐘相位是 第一時鐘相位，以及其中所述電路還包括第二鎖存器，接收所述第一交織器輸出，以及在所述第二時鐘相位被聲明時是透明的， 以及其中所述選擇器輸入包括所述第一鎖存器的輸出和所述第二鎖存器的輸出。
8.根據權利要求7所述的電路，其中所述選擇器電路是多級多路復用器，其中所述第 二鎖存器的輸出被用作至所述多級多路復用器的第一級的選擇器輸入，以及其中所述第一 鎖存器的輸出被用作至所述多級多路復用器的第二級的選擇器輸入。
9.根據權利要求7所述的電路，其中所述比較器組是第一比較器組，其中所述選擇器 電路是第一選擇器電路，其中所述選擇器輸入是第一選擇器輸入，以及其中所述第二交織 器包括第二比較器組，同步於所述第二時鐘相位；第二選擇器電路，操作地至少部分地基於第二選擇器輸入來選擇所述第二比較器組中 的一個比較器的輸出，其中所述第二交織器輸出得自於所選擇的輸出；以及第三鎖存器，接收所述第一交織器輸出，以及在所述第二時鐘相位被聲明時所述第三 鎖存器是透明的，第四鎖存器，接收所述第二交織器輸出，以及在所述第一時鐘相位被聲明時所述第四 鎖存器是透明的，以及其中所述第二選擇器輸入包括所述第三鎖存器的輸出和所述第四鎖存器的輸出。
10.根據權利要求9所述的電路，其中所述第一選擇器電路是第一多級多路復用器，其 中所述第二選擇器電路是第二多級多路復用器，其中所述第二鎖存器的輸出被用作至所述 第一多級多路復用器的第一級的選擇器輸入，其中所述第一鎖存器的輸出被用作至所述第 一多級多路復用器的第二級的選擇器輸入；其中所述第四鎖存器的輸出被用作至所述第二 多級多路復用器的第一級的選擇器輸入；以及其中所述第三鎖存器的輸出被用作至所述第 二多級多路復用器的第二級的選擇器輸入。
11.根據權利要求9所述的電路，其中所述第一鎖存器、所述第二鎖存器、所述第三鎖 存器以及所述第四鎖存器操作以減輕符號間幹擾。
12.一種用於模數轉換的方法，所述方法包括提供操作地產生第一輸出的第一交織器以及操作地產生第二輸出的第二交織器，其中 所述第一交織器和所述第二交織器的每一個包括比較器組、選擇器電路、以及鎖存器； 使用同步於時鐘相位的所述第一交織器的比較器組執行一組模數轉換， 至少部分地基於鎖存結果，從該組模數轉換中選擇結果以提供所述第一輸出；以及 使用所述第一交織器的所述鎖存器鎖存所述第二輸出，其中所述鎖存器在所述時鐘相位被聲明時是透明的，以及其中所鎖存的結果包括所述鎖存器的輸出。
13.根據權利要求12所述的方法，其中該組模數轉換是第一組模數轉換，其中所述時 鐘相位是第二時鐘相位，其中所述鎖存結果是第一鎖存結果，其中所述方法還包括使用同步於第二時鐘相位的所述第二交織器的所述比較器組執行第二組模數轉換，至少部分地基於第二鎖存結果，從所述第二組模數轉換中選擇結果以提供所述第二輸 出；以及使用所述第二交織器的所述鎖存器鎖存所述第一輸出，其中所述鎖存器在所述第二時 鐘相位被聲明時是透明的，以及其中所述第二鎖存結果包括所述鎖存器的輸出。
14.一種通信系統，所述系統包括接收器，包括基於鎖存器的模數轉換器，其中所述基於鎖存器的模數轉換器包括第一交織器，其包括比較器組，操作地將模擬輸入與各個參考電壓進行比較，其中所述比較器組同步於時 鐘相位；選擇器電路，操作地至少部分地基於選擇器輸入來選擇所述比較器組中的一個比較器 的輸出，其中第一交織器輸出得自於所選擇的輸出；以及鎖存器，接收來自第二交織器的第二交織器輸出，以及在所述時鐘相位被聲明時所述 鎖存器是透明的，以及其中所述選擇器輸入包括所述鎖存器的輸出。
15.根據權利要求14所述的系統，其中所述系統還包括發送器和介質，以及其中信息 從所述發送器通過所述介質被提供至所述接收器。
16.根據權利要求15所述的系統，其中所述系統是存儲系統，以及其中所述介質是存 儲介質。
17.根據權利要求15所述的系統，其中所述系統是無線通信系統，以及其中所述介質 是無線通信介質。
18.根據權利要求14所述的系統，其中所述比較器組是第一比較器組，其中所述時鐘 相位是第一時鐘相位，其中所述選擇器電路是第一選擇器電路，其中所述選擇器輸入是第 一選擇器輸入，其中所述鎖存器是第一鎖存器，以及其中所述第二交織器包括第二比較器組，同步於第二時鐘相位；第二選擇器電路，操作地至少部分地基於第二選擇器輸入來選擇所述第二比較器組中 的一個比較器的輸出，其中所述第二交織器輸出得自於所選擇的輸出；以及第二鎖存器，接收所述第一交織器輸出，以及在所述第二時鐘相位被聲明時所述第二 鎖存器是透明的，以及其中所述第二選擇器輸入是所述第二鎖存器的輸出。
19.根據權利要求14所述的系統，其中所述鎖存器是第一鎖存器，其中所述時鐘相位 是第一時鐘相位，以及其中所述基於鎖存器的模數轉換器還包括第二鎖存器，接收所述第一交織器輸出，以及在所述第二時鐘相位被聲明時所述第二 鎖存器是透明的，以及其中所述選擇器輸入包括所述第一鎖存器的輸出和所述第二鎖存器 的輸出。
20.根據權利要求19所述的系統，其中所述比較器組是第一比較器組，其中所述選擇 器電路是第一選擇器電路，其中所述選擇器輸入是第一選擇器輸入，以及其中所述第二交 織器包括第二比較器組，同步於所述第二時鐘相位；第二選擇器電路，操作地至少部分地基於第二選擇器輸入來選擇所述第二比較器組中的一個比較器的輸出，其中所述第二交織器輸出得自於所選擇的輸出；以及第三鎖存器，接收所述第一交織器輸出，以及在所述第二時鐘相位被聲明時所述第三 鎖存器是透明的，第四鎖存器，接收所述第二交織器輸出，以及在所述第一時鐘相位被聲明時所述第四 鎖存器是透明的，以及其中所述第二選擇器輸入包括所述第三鎖存器的輸出和所述第四鎖存器的輸出。
全文摘要
本發明的各種實施例提供用於模數轉換的系統和方法。例如，被公開的基於鎖存器的模數轉換器包括具有比較器組、選擇器電路和鎖存器的第一交織器。比較器組操作地將模擬輸入與各個參考電壓進行比較，以及同步於時鐘相位。選擇器電路操作地至少部分地基於選擇器輸入來選擇比較器組中的一個比較器的輸出。第一交織器輸出得自於所選輸出。鎖存器接收來自第二交織器的第二交織器輸出，以及在時鐘相位被聲明時是透明的。選擇器輸入包括鎖存器的輸出。
文檔編號H03M1/00GK101821952SQ200880111277
公開日2010年9月1日 申請日期2008年6月6日 優先權日2008年6月6日
發明者E·凱米拉, W·洛, 伊藤長秀 申請人:Lsi公司