用於雙柵極邏輯器件的中間製品的製作方法
2023-06-09 16:01:01
專利名稱：用於雙柵極邏輯器件的中間製品的製作方法
技術領域：
本發明一般地涉及形成於體單晶半導體襯底上的半導體器件，更具體而言，涉及具有含鍺柵極導體的雙柵極邏輯半導體器件以及通過自對準工藝的製造。
背景技術：
對於互補式金氧半集成電路(CMOS IC)，主要的性能因素為速度、功耗以及器件的封裝密度。因此，過去數十年來，集成電路製造商的目標集中於降低微電子器件的尺寸。無論是製造商或消費者，都因組件尺寸的縮小而受惠，如成本降低或性能特性提升等。然而，僅僅是IC中組件尺寸的縮小將導致非期望的集成電路性能上的問題。特別是因為器件漏電流的增加，功耗加大，或電路速度降低。影響金氧半場效電晶體(MOSFET)的可靠度問題亦會惡化，包括熱載流子退化、柵極氧化層貫穿及電子遷移等。顯然，當組件變得更小時，如果工藝不嚴加控制，這些參數的變化將變大(以百分比而言)。因此，對於這類器件的製造商而言，必須採用新穎設計，並應用更加嚴格的工藝控制，其將減輕性能和可靠性問題，同時仍提供更高的封裝密度。
某些平面雙柵極MOSFET的製造工藝中的一個特別困難在於，頂和底柵極導體彼此可能無法自對準，可使柵極導體的寬度不一。此類柵極導體的對準偏差以及相關溝道長度的較大偏差會明顯限制器件的產量及性能。例如，已報導對準偏差將導致額外柵極對源極/漏極的重疊電容，同時損失電流驅動。其它關於對準偏差的影響的信息由Fujitsu的Tanaka在1994超大規模集成電路(VLSI)專題論文集中介紹。
製造這些平面雙柵極MOSFET器件的另一困難在於，溝道厚度的不均勻和/或純度的不均勻。例如，雙柵極MOSFET器件應該具有均勻且薄(10至25nm)的矽溝道。一般而言，之前形成溝道的製造工藝是利用外延生長矽，經由如化學汽相沉積或濺射的工藝。然而，這類工藝並不必然提供足夠的厚度或純度的均勻度，後者是由於雜質俘獲。現有技術的雙柵極MOSFET器件的製造工藝的參考文獻見Jong-Ho Lee等IEEE IEDM99-71至IEDM99-74；Hon-Sun Philip Wong等IEEE IEDM98-407至IEDM98-410；以及，Hon-Sun Philip Wong等IEEE IEDM97-427至IEDM97-429。
近年來，用於集成電路晶片的重要半導體材料為矽。例如，S.Wolf及R.N.Tauber在SILICON PROCESSING(1986)第一卷第一頁中指出「鍺是用於製造二極體及電晶體的最初半導體材料。然而，Ge的窄帶隙(0.66eV)造成Ge中反偏壓的p-n結，形成相當大的漏電流。這使工作溫度限於100℃以下。此外，集成電路平面處理需要能夠在半導體表面上製造鈍化層。氧化鍺可作為此類鈍化層，但其難以形成，因為其可水溶，且在800℃分解。這些限制使得Ge與矽相比，是製作集成電路較不理想的材料。」現有參考文獻中已有報導利用鍺或鍺合金作為柵極導體材料，例如，見C.Monget，A.Schiltz，O.Joubert，L.Vallier，M.Guillermet，B.Tormen在J.Vac.Sci.Technol.B.Vol 16，1998，p1833-1840中發表的GERMANIUMETCHING IN HIGH DENSITY PLASMA FOR 0.18 MICRONCOMPLENTARY METAL-OXIDE-SEMICONDUCTOR GATE PATTERNINGAPPLICATIONS。
發明內容
因此，本發明提供一種用於雙柵極邏輯器件的中間製品，包括矽襯底，其具有至少一個主橫向表面；第一層，其包括第一區域和第二區域，所述第一區域包括介電填充材料而所述第二區域順序包括第一絕緣層、第一含鍺柵極導體層、柵極介電層和單晶矽層，所述第一和第二區域位於所述主橫向表面上；以及，第二層，其包括第三區域和第四區域，所述第三區域包括第二介電填充材料而所述第四區域包括第二柵極介電層、第二含鍺柵極導體層和第二絕緣層，其中所述第四區域至少部分地與所述第二區域重疊，而所述第三區域至少部分地與所述第一區域重疊。
本發明優選採用單晶矽晶片，其被研磨並拋光至很高的精度，以提供具有優於現有技術外延生長的矽溝道的物理和電學特性的矽溝道。
在優選實施例中，單獨地回蝕與矽溝道面對的含鍺柵極導體材料。
襯底可包括外延矽。襯底可包括單晶矽。
在一個實施例中，第一和第二含鍺柵極導體獨立地包括最高達50％的矽。
本發明優選提供了新穎的製造工藝及其產生的雙或雙重柵極邏輯器件，該器件包括始終自對準的柵極導體並具有寬度固定的溝道。這些特性對於本行業十分重要，因為器件的產量和性能會受到這類柵極導體誤對準及相對溝道長度偏差的明顯限制。該工藝還優選提供一種選擇性地蝕刻含鍺柵極導體材料而不明顯蝕刻鄰近的矽溝道材料的方法。按此方式，可將柵極導體包覆在介電殼內，而不改變矽溝道的長度。如前所述，對於溝道尺寸的改變可導致對性能特性的負面影響。
另外，多數現有技術的平面雙柵極結構依賴於用於製造溝道區的橫向外延矽層的形成。此外延矽層中的缺陷可明顯降低器件的產量及性能。本發明優選通過採用單晶矽晶片作為溝道材料來減輕此問題。
因此，在一個實施例中，介紹了一種用於形成包括單晶矽的均勻薄溝道的工藝。
在另一實施例中，一種工藝包括蝕刻以產生經由重疊的含鍺柵極導體區域的並置而自對準的柱或疊層並垂直地蝕刻透過包括柵極導體材料和介電絕緣材料的區域。按此方式，通過垂直地蝕刻透過含鍺柵極導體區域形成的邊緣提供了基本完全的自對準雙柵極疊層。
在另一實施例中，介紹了一種其中柵極導體材料被選擇性地蝕刻而不蝕刻溝道材料的方法。
根據一個實施例，本發明提供一種用於雙柵極邏輯器件的中間製品，包括矽襯底，其包括至少一個主橫向表面；以及，至少一個複合柱，設置在所述主橫向表面上，其順序地包括第一絕緣區、具有一定截面積和外表面的第一含鍺柵極導體區、第一柵極介電區、具有一定截面積的單晶矽區、以及第二柵極介電層、具有一定截面積和外表面的第二含鍺柵極導體區、以及第二絕緣區。
在一個實施例中，該器件還包括至少一個疊層區域，其設置在主橫向表面上，順序包括第一介電絕緣填充層、以及第二介電絕緣填充層，第一介電絕緣填充層附著在所述主橫向表面上。
在一個實施例中，複合柱和疊層區域以一定距離沿著主橫向表面物理地彼此隔開，該距離限定了空隙區域。
矽襯底可包括外延矽。矽襯底可包括單晶矽。
在一個實施例中，單晶矽區域的橫截面積基本等於所述第一和第二含鍺區域的橫截面積。
在一個實施例中，單晶矽區域的橫截面積大於所述第一和第二含鍺區域的橫截面積。
在一個實施例中，該器件還包括所述第一和第二含鍺層的所述外表面上的介電塗層。
在一個實施例中，單晶矽區域的厚度為約300至約1000埃(300×10-10米至約1000×10-10米)。
在一個實施例中，含鍺區域的厚度為約0.05微米至約0.3微米。
在一個實施例中，第一和第二絕緣區域獨立地包括例如氧化矽、氮化矽或氧化鋁。
介電塗層可包括，例如氮化鍺、氮氧化鍺、氧化鍺、二氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭或氧化鈦。
在一個實施例中，孔洞以多晶矽填充料填充。該多晶矽填充料可摻雜有N或P材料。該N或P摻雜劑可包括乙硼烷、三氫化砷及磷。
本發明還提供一種形成用於雙柵極器件的中間結構的方法，包括步驟提供矽襯底，其包括上表面，第一柱和第二柱位於所述上表面上並由空隙隔開，所述第一柱包括從所述上表面起順序附著的層，該些層包括第一絕緣層、第一鍺柵極導體層、第一柵極介電層、矽溝道、第二柵極介電層、第二鍺柵極導體層和第二絕緣層，所述第一柱包括頂面，所述第二柱包括第一介電填充層和第二介電填充層，所述第二柱包括頂面，所有所述的層還包括外表面；以及，選擇性地使所述第一和所述第二鍺柵極導體層的外表面凹陷，而不使所述溝道或所述第一或第二柵極介電層的外表面或所述第一或第二絕緣層的外表面明顯凹陷，從而形成第一鍺柵極凹陷表面和第二鍺柵極凹陷表面。
在一個實施例中，矽溝道包括單晶矽。
在一個實施例中，凹陷步驟包括等向性蝕刻或氧化所述第一和第二鍺柵極導體層的外表面。
在一個實施例中，凹陷步驟包括等向性蝕刻所述第一和第二鍺柵極導體層的外表面。
在一個實施例中，等向性蝕刻以100mtorr(13.328帕斯卡)且功率水平約為500至1500瓦的CF2Cl2完成。
在一個實施例中，氧化包括在約500℃下、約0.5至約0.7託(66.6613至93.32582帕斯卡)的氧、以及所述襯底上的約10至150伏偏壓下的等離子體氧化。
在一個實施例中，形成器件的方法還包括步驟向第一和第二鍺柵極導體凹陷表面施用介電覆層，介電覆層包括氮化鍺、氧化鍺、二氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭或氧化鈦。
在一個實施例中，該方法還包括步驟向所述第一和第二鍺柵極導體凹陷表面施用介電覆層，所述介電覆層包括氮化鍺。
在一個實施例中，該方法還包括步驟a)使用氮離子等離子體將所述氧化鍺轉化為氮化鍺或氮氧化鍺。
在一個實施例中，該方法還包括步驟在室溫或升高的溫度下，用清水衝洗的方式洗去所述氧化鍺覆層，從而形成第一和第二鍺柵極凹陷表面；以及，向所述第一和第二鍺柵極導體凹陷表面施用介電覆層，所述介電覆層包括氮化鍺、氧化鍺、二氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭或氧化鈦。
在一個實施例中，用以N或P材料摻雜的多晶矽材料填充所述空隙至低於所述第一和第二柱頂面的高度。
在一個實施例中，N或P摻雜材料包括約1019至1021原子/cm2的乙硼烷、三氫化砷及磷。
根據一個實施例，本發明提供一種形成用於雙柵極器件的中間結構的方法，包括步驟提供單晶矽襯底，其包括上和下表面及內部主體，所述上表面包括升起的島，多個柱由該升起的島起順序包括均勻的柵極介電層、鍺柵極導體層和絕緣層，所述柱包括外側壁及頂面；保形地形成介電塗層於所述柱的所述外側壁和所述頂面上，並保留所述單晶矽襯底的上表面；以介電填料覆蓋所述保形的介電塗層，使所述介電塗層至少達到所述柱的所述頂面的高度；由所述頂面移除所述介電塗層，以形成所述柱的新頂面，且平坦化所述介電填料至所述新頂面；應用矽晶片至所述平坦化的介電填料表面及所述新柱頂面；以及，蝕刻所述下單晶矽表面至位於所述單晶矽上表面的所述保形介電塗層的深度，所述保形塗層作為蝕刻停止層，因此形成隔離開的單晶溝道。
根據一個實施例，本發明提供一種形成用於雙柵極器件的中間結構的方法，包括步驟提供矽襯底，其包括上表面，第一層位於所述上表面上，其包括第一柱和第一區域，且所述第一層還包括頂表面，所述第一柱由所述上表面起順序包括第一絕緣層、第一柵極導體層、第一柵極介電層和矽通道，所述第一柱還包括塗布有保形的介電塗層的側壁，所述第一區域包括介電填料，所述第一塗布柱和所述第一區域以第一界面相鄰，第二層位於所述第一層的頂面上，包括第二柱和第二區域及頂面，所述第二柱由所述第一層頂面起順序包括第二柵極介電層、第二柵極導體層和第二絕緣層，所述第二區域包括第二介電填料，所述第二柱和所述第二介電填充區域利用第二界面相鄰，其中所述第一和第二柱至少部分重疊，且所述第一和第二區域至少部分重疊；以及，選擇性地蝕刻多個區域，包括所述第一和該第二界面，由此形成第一和第二自對準柱，所述第一自對準柱由所述上表面起順序包括第三絕緣層、第三柵極導體層、第三柵極介電層、第二矽溝道、第四柵極介電層、第四鍺柵極導體層和第四柵極絕緣層，所述第二自對準柱包括第三介電填充層和第四介電填充層，所述第一和所述第二自對準柱沿著所述上表面利用空隙分開。
在一個實施例中，第一和第二柵極導體層獨立地包括含鍺材料。
在一個實施例中，溝道包括單晶矽。
在一個實施例中，第一和第二柵極導體層獨立地包括含鍺材料。
下面，將僅以示例的方式、並結合附圖介紹本發明的優選實施例，附圖中圖1為隨著器件經過本發明一個實施例步驟的處理，雙柵極邏輯器件的一個實施例的一部分的放大截面圖，其示出包括由介電填充絕緣疊層250分隔的最終柵極柱200的區域；以及圖2為隨著器件經過本發明第二實施例步驟的處理，包括由多晶矽填充90包圍兩側的單柵極單元200的放大平面圖及其截面片斷，柵極單元200還包括焊盤部件380，以輔助雙柵極邏輯器件與外電源的連結。
為方便說明，本發明只示出用於優選實施例的半導體器件上的部件陣列布圖的一部分。應理解，圖1和圖2中相同的附圖標記代表相同的組件。
具體實施例方式
本發明實施例的構成元件襯底10本發明優選使用半導體製造業通常使用的標準襯底。最普遍地用於製造襯底的材料為單晶矽晶片，其中矽是選擇性地弱摻雜的。將多晶矽轉變及純化成單晶矽坯件，最後形成單晶矽晶片的過程，已為本領域所熟知，故不在此贅述。根據一個實施例，本發明的特徵之一在於在製造過程中，通過蝕透單晶矽晶片體10的上表面或頂面15及下表面18而將最初的單晶矽襯底轉變成溝道區。
第一柵極介電層或柵極氧化層20用於一個實施例的柵極介電材料選自本技術領域中熟知的材料。可用材料的範例包括氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鉭、氧化鈦或其合成物。最優選的柵極介電材料為利用熟知的標準方法生長的二氧化矽。其它材料可以是濺射或利用化學汽相沉積技術沉積的，如熟知的噴射汽相沉積(Jet Vapor Deposition)。本發明的柵極介電層的厚度為約10至約40埃(10×10-10米至40×10-10米)之間。
第一柵極導體層30用於本發明的優選柵極導體為鍺。應理解的是，雖然可使用純靜態的鍺，但也可使用含鍺化合物。這類含鍺化合物包括鍺和矽的混合物，其中矽的濃度可高達50％的重量百分比。在減成工藝中，可以首先沉積均勻的柵極導體層，然後選擇性地蝕刻；在加成工藝中，柵極導體選擇性地沉積在第一柵介電層暴露的區域上。一般而言，鍺及其混合物利用本領域所熟知的化學汽相沉積或濺射形成。鍺層的有利厚度在0.01至1微米之間。第一鍺層的優選厚度在0.05至0.3微米之間，而第一鍺層的最優選厚度在0.05至0.3微米之間。
第一介電絕緣區50一個實施例採用了本領域所常用的絕緣或填充材料。這些材料包括與柵極介電層中相同的材料，即氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鉭、氧化鈦或其合成物。這些材料的選用與柵極介電層20的材料無關。優選的介電絕緣材料為二氧化矽。優選工藝將TEOS工藝(tetrakis ethoxy silane四乙氧基矽烷)用於CVD工藝以沉積氧化物。
保形塗層(conformal coating)110在第一中間鍺柵極疊層38的外表面上及矽晶片的暴露表面上沉積氮化矽或碳化矽塗層。保形層110在一個實施例方法的後續工藝步驟中作為蝕刻停止層，且從最終的含鍺雙柵極製品中，在拋光步驟中選擇性地去除其橫向部分。
溝道層(channel layer)11一個實施例中利用矽溝道層分隔兩導體柵極。矽溝道層可由間接結合在柵極導體30上的單晶矽晶片形成，或者是利用在柵極導體層30的柵極氧化區20的頂面上外延生長矽(即熟知的外延矽)形成。優選，矽溝道層10優選通過在導體柵氧化區20上結合單晶矽晶片形成。在一個實施例中，作為溝道以分離柵極的單晶矽晶片可為初始的襯底10所用的。這通過反轉工藝中器件的取向來實現(如旋轉器件，使得底部的單晶矽襯底10現在成為最頂層)。按此構造設置後，其可以減薄至小於0.1微米，並且優選減薄至0.03至0.1微米之間。在厚度下，具有優化的柵極控制來調節器件，同時具有優化的器件驅動電流。此第二晶片的塗布、減薄及拋光的工藝在後面的工藝部分中介紹。與橫向在絕緣體上方的外延矽生長相比，利用結合的單晶晶片的顯著好處在於降低了與外延生長此溝道層11相關的缺陷。
第二柵極介電層或柵極氧化層20a一個實施例利用與前述的第一柵極介電層20的材料相同的材料，但其選用與之無關。同樣地，形成第二柵極介電層的方法與前述用於第一柵極介電層20的方法相同，但其選用與之無關。
第二柵極導體層30a一個實施例利用與前述的第一極導體層30相同的材料及工藝，但其選用與之無關。鍺層的有利厚度在0.01至1微米之間。第一鍺層的優選厚度在0.05至0.03微米之間，而第一鍺層的最優選厚度在0.05至0.03微米之間。第一及第二鍺層的厚度是獨立選取的。
第二介電絕緣區50a一個實施例利用與前述第一介電絕緣區域50相同的材料，但其選用與之無關。
光致抗蝕劑層40及40a光致抗蝕劑及使用光致抗蝕劑的光刻工藝是半導體晶片製造領域所熟知的。通常，光致抗蝕劑材料不是正向的就是負向的，其以幹薄膜或溼薄膜的形式塗布於中間製品上。如後面所詳述的，光致抗蝕劑材料的使用將其下部分表面或區域改變成某種式樣，而不影響其它的部分或區域。這通過選擇性去除光致抗蝕劑的某些部分由此而暴露其下部分的層來實現。這些未覆蓋的區域隨後可通過化學或機械拋光而調整。通常，化學改進可對暴露層的表面或整個未覆蓋層進行。例如，可通過離子注入未覆蓋的表面，或可用作諸如利用例如濺射及化學汽相沉積的工藝的其它層的生長點。此外，可利用蝕刻去除暴露的區域以減少其厚度，或者甚至完全去除未覆蓋區域內的層及其下未覆蓋的層。
選擇性去除部份的光致抗蝕劑的方法為本領域所熟知，且通常為熟知的光刻法。此工藝通常必須利用掩模，以粒子或電磁輻射曝光光致抗蝕劑的預設特定區域。照射過程向曝光的光致抗蝕劑部分引入化學變化，使其相對於未曝光的區域產生物理性質的改變。最顯著的性質是蝕刻時的溶解度。照射後，對光致抗蝕劑層使用可區分出曝光及未曝光區域的蝕刻劑。對於正光致抗蝕劑為例，曝光的區域會更易溶解於蝕刻劑，因而被去除。負光致抗蝕劑產生了曝光後與未曝光的區域相比更不易受蝕刻影響的區域。對於任何一種情況，用以區分的蝕刻工藝為本領域熟知的「顯影」。可利用正的或負的光致抗蝕劑。優選使用正的溼光致抗蝕劑。
修整掩模70修整掩模可用以代替上述類型的光致抗蝕劑材料，特別是光致抗蝕劑40a。在此情況下，掩模與中間製品的表面物理接觸，且同對於光致抗蝕劑所述的，其用以處理預設的特定區域。處理方式通常包括蝕刻未覆蓋區域至與第一絕緣區102的下表面103相應的深度。第一絕緣區域起蝕刻停止的作用，以避免明顯地蝕刻單晶矽襯底60。而後無須顯影步驟，去除掩模。可選的，為了形成源極及漏極區域，修整掩模也可輔助選擇性地離子注入雜質至柵極電極附近的單晶襯底中。
中間及最終產品設計優選採用半導體或集成晶片技術領域熟知的多種工藝或材料。然而，優選本發明與現有技術不同於，最終產品為這樣的雙柵極半導體器件，其中最終的柵極區域34及34a包括含鍺柵極導體且柵極導體利用矽溝道區13分隔。優選，矽溝道層10及溝道區13由單晶矽晶片構成。此設計的獨特之處在於，作為形成最終產品的工藝的一部分，兩柵極導體34和34a優選一個在另一個頂上完全對準。本領域中，形成此配置的工藝稱為「自對準」工藝。由於在業界中，對準的問題甚為普遍，因此多種此類工藝的例子為本領域所熟知。然而，此處提供了一種新穎的用於「自對準」的工藝，由此形成新穎的「自對準」含鍺雙柵極邏輯半導體器件。
在此應注意，現有技術的自對準工藝並不必須與優選實施例的具體工藝相關。例如，術語「自對準」通常與通過離子注入的摻雜工藝有關。然而，在優選實施例中，所謂自對準特指雙柵極MOSFET疊層中頂柵極垂直對準於底柵極。
為達成優選實施例的優點，需要特定的設計特點。特別是，初始的含鍺柵極結構32及32a必須定位為使得至少部份的32a與至少部分的32重疊。另外，必須製備光致抗蝕劑40a或修整掩模70，以在部份的含鍺柵極導體32及32a兩者以及部分的介電絕緣區域52及52a上形成開口。光致抗蝕劑40a或修整掩模70還必須為兩種預定區域的類型提供保護，以避免蝕刻發生。覆蓋區域72a的第一種類型優選比第一和第二含鍺柵極導體區域32和32a尺寸小，並且完全只存留於區域32及32a上。優選，覆蓋區域72b的第二種類型完全存留於介電絕緣區52及52a上。
根據優選實施例，由蝕刻工藝形成的柱200的側壁210以及介電複合區250的側壁260基本垂直。按此方式，柱200的側壁210將包括由含鍺柵極導體區域構成的側壁210，而蝕刻區域(亦即空白300)一方面通過含鍺柵極導體柱200上結合，而另一方面則其包括介電絕緣合成區域250。
本發明優選還慮及了選擇性地處理含鍺柵極導體，並且實質上不會改變用以分隔含鍺柵極導體的單晶溝道。特別是，如下述垂直蝕刻工藝所需的，構成部分的自對準柱200的含鍺柵極導體，其截面其初與單晶矽溝道的截面相同。垂直蝕刻工藝後，柱200中暴露出的含鍺區域34和34a的側壁，與單晶矽溝道相比，優先被蝕刻，以減小其截面。此工藝優選通過等向性蝕刻或氧化含鍺的暴露表面以分別形成新的側壁36及36a而進行。相對於矽表面來蝕刻含鍺表面可利用100mtorr(13.328帕斯卡)的、功率約為500至1500瓦的CF2CL3完成。在此條件下，鍺的蝕刻率比矽快5至10倍(見IBM Research中Yue Kuo的Material Research Society SymposiumProceedings Vol 316，1994，第1041至1046頁)。鍺也可利用間接工藝較矽優先被蝕刻，即在矽存在時，初始優先氧化鍺。這可以通過熱處理或等離子體處理實現。等離子體處理的條件為約500℃、約0.5至約0.7torr(66.6613至93.32582帕斯卡)的氧氣、且晶片處於約10至150伏的偏壓下。在此條件下，30分鐘的氧化時間形成約800埃(800×10-10米)的氧化層。鍺的熱氧化可在550℃和約0.5至約0.7torr的氧氣下實現。在此條件下，兩小時後可生長約630埃(630×10-10米)的氧化鍺。
在室溫或升高的溫度下，利用水可衝去氧化鍺。此氧化或清洗條件公開於Semiconductor Science Technology，vol 8，1993年9月，第1779至1782頁，Sun Zhaoqi及Liu Chunrong的「Plasma Anodic Oxidation and Nitridationof Germanium Surface」。
在優選實施例中，暴露的含鍺表面的蝕刻凹處距離，一般約為0.01至1.0微米。最優選的蝕刻深度為0.03微米。
隨後，第一和第二含鍺區域的被蝕刻側壁表面36和36a分別由介電塗層材料80包覆由此而鈍化。此介電塗層優選由氮化鍺、氧化鍺、二氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭或氧化鈦構成。最優選的介電塗層材料為氮化鍺。在優選工藝中，此含鍺層在低溫下利用氮離子等離子體氧化，以將氧化鍺轉化為氮化鍺或氮氧化鍺。
孔洞區域300在柱或區域與第二介電絕緣填充層(在垂直蝕刻期間產生的)之間順序具有多晶矽等填料90，該區域包括被包覆的含鍺柱200及包括第一介電絕緣填充層的柱250。在利用多晶矽時，可選地通過沉積乙硼烷、三氫化砷或磷來摻雜。此沉積工藝可通過在優選約300至約500℃下的批熱化學汽相沉積、等離子體化學汽相沉積或等離子體增強化學汽相沉積等工藝進行。摻雜可在沉積多晶矽填料之前或之後進行，以製備源極和漏極點。以乙硼烷、三氫化砷或膦摻雜，將產生P或N型摻雜的點。
多晶矽填充的中間製品還利用等離子體反應離子蝕刻(RIE)工藝、通過降低多晶矽填料90的高度至低於柱200及介電絕緣化合區域250的高度來處理。本發明中優選使用的RIE工藝利用業界所熟知的氯或氟基等離子體。
蝕刻多晶矽填料後，設置電連接源極、漏極和柵極所須的引線。
本發明工藝步驟的實施例製造雙邏輯組器件的工藝的優選實施例如圖1所示，其包括以下步驟第一單晶矽晶片10的第一外表面15被順序施以均勻的柵極介電層20、均勻的含鍺柵極材料層30、均勻的二氧化矽層100及均勻的光致抗蝕劑材料層40(如圖1a)。
然後，圖案化並顯影光致抗蝕劑層40，以形成顯影區域44，其暴露出二氧化矽層100上表面105的一些部分(如圖1b)。
而後，利用蝕刻劑處理開口44以完全去除下面的二氧化矽層100、含鍺柵極材料層30、柵極介電層20以及單晶矽晶片10的部分，以形成新表面16其均處於開口44下(如圖1c)。
然後去除光致抗蝕劑40以暴露出覆蓋了含鍺柵極導體區域32的殘留二氧化矽層102的上表面103以及殘留的柵極介電區域22，由此形成柵極疊層38。
在單晶矽晶片16未被覆蓋的區域、最頂面103及柱38的垂直側壁35上形成諸如氮化矽或氧化矽的均勻保形介電塗層材料層110，其中柱38包含二氧化矽層102、含鍺柵極導體區域32和柵極介電區域22。
在氮化矽110上塗覆氧化填料50，其中氮化矽110塗覆了單晶矽晶片10和二氧化矽102的表面，二氧化矽102覆蓋了含鍺柵極導體區域或層32(如圖1d)。
執行平坦化工藝，以暴露出含鍺柵極導體區域上二氧化矽塗層的頂面103(還從二氧化矽的頂面103上蝕刻掉氮化矽塗層110)，並為含鍺柵極導體區域38及氧化填充區域52形成了相同的高度(如圖1e)。
第二矽晶片60具有約500埃(500×10-10米)熱生長氧化矽層(未示出)，所述熱生長二氧化矽層粘合在平坦化表面103上(如圖1f)。
為清楚起見，以下步驟中說明的構造是將步驟1至8中的處理中器件的構造旋轉180度獲得的(例如，頂層變為底層)。在實際製作過程中，並不一定要進行此轉向，但在此說明書中是用以繼續頂層的工藝(圖1f』)。
將第一單晶矽晶片10研磨至氮化矽的較低表面17(39)的深度，並且拋光以降低單晶矽晶片10的厚度，並由此去除了原本水平位於第一單晶矽晶片10上的氮化矽110，且進一步在柵極介電區域22上形成了至少一個矽溝道11，柵極介電區域22分隔了含鍺柵極導體32及該溝道，所述溝道的厚度約為300至1000埃(1000×10-10米)(如圖1g)。
在溝道11和介電氧化填充(或介電絕緣填充)區域52上，順序塗布均勻的第二柵極介電材料層20a、第二含鍺柵極導體層30a、氮化矽層120以及光致抗蝕劑層40a(如圖1h)。
構圖並顯影光致抗蝕劑層40a，以形成被覆蓋區域42a和開口44a，此被覆蓋區域必須至少與部分的第一含鍺柵極導體區域32和相鄰的部分的介電填充區域52重疊；蝕刻光致抗蝕劑開口44a、部分的第二介電絕緣層120、第二含鍺柵極導體層30a和第二柵極介電層20a所在的區域，以暴露部分的第一介電填充區域52或第一含鍺區域32，以形成未蝕刻區域或疊層，其包括介電絕緣區域122、含鍺區域32a以與柵極介電區域22a，同時也形成孔洞區域46a(如圖1i及1j)。
去除剩餘的光致抗蝕劑區域42a，並在122的頂面和外表面、第二含鍺柵極導體區域32a的外表面35a和柵極介電區域22a的外表面上以及向在之前的步驟中形成的被蝕刻區域46a中塗布氧化填充50a(如圖1k)。
利用標準的化學機械處理進行平坦化，以暴露出含鍺柵極導體32a上的氮化矽塗層122，為覆蓋含鍺柵極導體區域32a的氮化矽形成與氧化填充區域52a一致的高度(如圖1l)。
印刷並在平整化的表面上塗布修整掩模或光致抗蝕劑70，以在含鍺柵極導體32和32a及介電絕緣層52及52a兩者上方並圍繞其形成開口。光致抗蝕劑或修整掩模70還應提供覆蓋的兩種預設區域，而不發生垂直蝕刻。第一種類型的被覆蓋區域72a應該比第一和第二含鍺柵極導體區域32和32a的尺寸小，並且只位於區域32和32a上(即72a下無區域52和52a)。72a佔據的面積因此不應大於區域32或32a兩者中的較小者。第二種類型的被覆蓋區域72b應完全地位於包括區域52和52a的介電絕緣疊層上方的區域(即72b下無區域32和32a)(如圖1m)。
進行垂直蝕刻(即修整)以形成開口300並形成柵極疊層柱200，其包括含鍺柵極導體，並且具有側壁210，這些柵極疊層柱200沿矽晶片60與介電填充區域250相隔一定距離，柵極疊層柱200設置於第二矽襯底60上，並由從襯底起依序的氧化矽區域104、第一含鍺柵極導體34、第一柵極介電區域24、矽溝道13、第二柵極介電區域24a、第二含鍺柵極導體區域34a以及氮化矽頂塗層124構成，從而使得先前形成的下柵極疊層32和22與上柵極疊層32a和22a對準(如圖1n)。
利用溼法或幹法等向性蝕刻，使含鍺柵極導體的側壁35及35a形成凹處，其深度約200埃(200×10-10米)，以分別形成36及36a，並且不影響其餘的側壁210，其包含氮化矽頂塗層124、矽溝道13、第一柵極介電區域24和第二柵極介電區域24a以及二氧化矽區域104(如圖1o)。
首先氧化凹化的含鍺柵極導體疊層200的側壁36和36a，然後轉化成為氮化鍺包覆層80(如圖1p)。
將凹化的含鍺柵極導體疊層或柱200從氧化填充區域54及54a分隔開的孔洞區域300以多晶矽90填充，該多晶矽90為N+摻雜至約1019至1021原子/cm2，或者是優選濃度約為1020原子/cm2的砷或磷摻雜，以提供與溝道接觸的源極/漏極(多晶矽中的摻雜劑擴散至單晶矽溝道，由此形成雙柵極器件的源極/漏極延伸。)降低多晶矽填充區域的高度直至低於凹化的含鍺柵極導體疊層200和氧化填充區域54及54a的高度65，然後多晶矽區域(源極和漏極)電連接於單晶矽溝道區域(如圖1q)。在此工藝中，多晶矽中的摻雜劑擴散至單晶矽溝道中，從而形成用於雙柵極FET器件的源極/漏極延伸。
以上所述的實施例需要電連接至外電源，以實現適當的功能。用於形成雙鍺柵極區域與源極/漏極區域之間的電連接的方法示例包括形成焊盤380的構造。如圖2a所示，雙柵極元件270以多晶矽區域90作為兩側。形成此元件時，構造由與雙柵極元件270相同成份組成的焊盤380，並且其本身為位於雙柵極元件270一端的集成元件並具有包括雙柵極元件270和兩個作為側面的多晶矽填充區域90的寬度。圖2a中顯示的是典型構造，圖2a包括俯視及截面圖。俯視及截面圖的取向與圖1所示的正交。
參考圖2a及2b，形成電連接的工藝始於在雙柵極器件270的中間製品的頂面塗布光致抗蝕劑層340、構圖並顯影光致抗蝕劑層，以形成開口350，其實質上具有預定的截面。開口350位於部分的雙柵極柱200(稱為焊墊380)上方，而開口的其它部分位於二氧化矽填充區域54的截面320上方。利用RIE方法，透過開口350，蝕刻頂層的鍺柵極36a、上柵極介電區域24a、矽溝道13、下柵極介電區域24，並部分地蝕刻入下鍺柵極34中。以此方法，暴露出了上層鍺柵極34a、矽溝道13及焊盤380的側壁(如圖2b)。
未顯影的光致抗蝕劑從頂面剝落。然後，所有暴露出的表面處於氧化條件下，一般包括升溫的氧等離子體。有利的溫度範圍為從500至700℃，優選為600℃。在此條件下，矽溝道13和兩個鍺柵極34及34a的暴露表面轉化為其各自的氧化物。由此所形成的氧化鍺塗層37和37a的深度一般約50埃(50×10-10米)，而由此所形成的二氧化矽塗層19的深度一般約20埃(20×10-10米)(如圖2c)。
去除氧化鍺塗層37及37a，但不同時去除氧化矽塗層19，其方法為在室溫或升溫下以水洗滌。以此方式，矽溝道13被絕緣層19所保護，因此使其與下述後續步驟中獲得電隔離(如圖2d)。
然後利用傳統的化學汽相沉積(CVD)，為接觸孔或孔洞300添加摻雜的多晶矽，並且通過化學機械拋光平坦化上表面(如圖2e)。
接著，通過在平坦化的表面上沉積介電材料(如氧化矽)，並且然後利用光致抗蝕劑(未示出)構圖二氧化矽層，並將抗蝕劑圖形蝕刻至介電層55a中而完成接觸和引線配置。設計蝕刻圖案55a以形成至少3個通孔開口；第一通孔近乎位於填充的接觸孔洞350上方，而第二和第三通孔部分地位於多晶矽填充90的每一側，其包夾雙鍺柵極柱200，且第二和第三通孔部分地位於周圍的二氧化矽絕緣54上方。以導電材料(如鎢或銅)填充此至少3個通孔，利用傳統技術完成源極/漏極區域400及焊盤380的電連接。一般來說，導電引線是連接於每個通孔的頂面，以使得雙柵極器件與外電源電連接。
儘管以詳述了兩個優選實施例，可以容易地理解，存在各種處於本發明精神範圍內的變形。例如，當沉積絕緣區域於襯底的其餘各區域表面時，可應用各種不同材料如絕緣層102、柵極導體區域32和柵極介電區域22(一層疊一層)於襯底的各區域。如此一來，可直接形成柵極疊層。此外，所有柵極疊層材料可在一開始即均勻塗布於襯底上，然後蝕刻出特定區域以形成最後的柵極疊層，之後再沉積絕的緣填充於被蝕刻區域。在另一實施例中，先形成二氧化矽填充，在蝕刻形成開口後，在被蝕刻區域形成柵極疊層。形成矽溝道後，可獨立地選用如前所述形成第一柵極疊層的實施例，以形成第二柵極疊層。這些替代工藝的條件為，第一和第二柵極疊層應具有重疊區域。
在另一實施例中，選用矽晶片的另一矽晶片作為溝道，其與初始的矽襯底不同。於此工藝中，原始矽襯底維持在其初始結構(即，雙柵極單元位於原始矽襯底的頂面)。第二矽晶片隨後被用作溝道層。優選的第二矽晶片由單晶矽構成。
需要特別注意的是，工藝步驟的次序可以改變，且仍可形成實質上具有與本發明相同功能的最終產品。所有這類變形屬於本發明的範疇。
權利要求
1.一種用於雙柵極邏輯器件的中間製品，包括矽襯底，其具有至少一個主橫向表面；第一層，其包括第一區域和第二區域，所述第一區域包括介電填充材料而所述第二區域順序包括第一絕緣層、第一含鍺柵極導體層、柵極介電層和單晶矽層，所述第一和第二區域位於所述主橫向表面上；以及第二層，其包括第三區域和第四區域，所述第三區域包括第二介電填充材料而所述第四區域包括第二柵極介電層、第二含鍺柵極導體層和第二絕緣層，其中所述第四區域至少部分地與所述第二區域重疊，而所述第三區域至少部分地與所述第一區域重疊。
2.如權利要求1所述的用於雙柵極邏輯器件的中間製品，其中所述襯底包括外延矽。
3.如權利要求1所述的用於雙柵極邏輯器件的中間製品，其中所述襯底包括單晶矽。
4.如權利要求1所述的用於雙柵極邏輯器件的中間製品，其中所述第一和第二含鍺柵極導體獨立地包括最高達50％的矽。
5.一種形成用於雙柵極器件的中間結構的方法，包括步驟提供矽襯底，其包括上表面，第一柱和第二柱位於所述上表面上並由空隙隔開，所述第一柱包括從所述上表面起順序附著的層，該些層包括第一絕緣層、第一鍺柵極導體層、第一柵極介電層、矽溝道、第二柵極介電層、第二鍺柵極導體層和第二絕緣層，所述第一柱包括頂面，所述第二柱包括第一介電填充層和第二介電填充層，所述第二柱包括頂面，所有所述的層還包括外表面；以及選擇性地使所述第一和所述第二鍺柵極導體外表面凹陷，而不使所述溝道或所述第一或第二柵極介電外表面或所述第一或第二絕緣層外表面明顯凹陷，從而形成第一鍺柵極凹陷表面和第二鍺柵極凹陷表面。
6.如權利要求5所述的形成用於雙柵極器件的中間結構的方法，其中所述矽溝道包括單晶矽。
7.如權利要求5所述的形成用於雙柵極器件的中間結構的方法，其中所述凹陷步驟包括等向性蝕刻或氧化所述第一和第二鍺柵極導體層的外表面。
8.如權利要求5所述的形成用於雙柵極器件的中間結構的方法，其中所述凹陷步驟包括等向性蝕刻所述第一和第二鍺柵極導體層的外表面。
9.如權利要求8所述的形成用於雙柵極器件的中間結構的方法，其中所述等向性蝕刻以100mtorr且功率水平約為500至1500瓦的CF2Cl2完成。
10.如權利要求8所述的形成用於雙柵極器件的中間結構的方法，其中所述凹陷步驟包括步驟氧化所述含鍺外表面，由此形成氧化鍺覆層。
11.如權利要求5所述的形成用於雙柵極器件的中間結構的方法，還包括步驟向所述第一和第二鍺柵極導體凹陷表面施用介電覆層，所述介電覆層包括氮化鍺、氧化鍺、二氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭或氧化鈦。
12.如權利要求5所述的形成用於雙柵極器件的中間結構的方法，還包括步驟向所述第一和第二鍺柵極導體凹陷表面施用介電覆層，所述介電覆層包括氮化鍺。
13.如權利要求10所述的形成用於雙柵極器件的中間結構的方法，還包括步驟a)使用氮離子等離子體將所述氧化鍺轉化為氮化鍺或氮氧化鍺。
14.如權利要求10所述的形成用於雙柵極器件的中間結構的方法，還包括步驟在室溫或升高的溫度下，用水衝洗的方式洗去所述氧化鍺覆層，從而形成第一和第二鍺柵極凹陷表面；以及向所述第一和第二鍺柵極凹陷表面施用介電覆層，所述介電覆層包括氮化鍺、氧化鍺、二氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭或氧化鈦。
15.如權利要求12或13所述的形成用於雙柵極器件的中間結構的方法，其中用以N或P材料摻雜的多晶矽材料填充所述空隙至低於所述第一和第二柱頂面的高度。
全文摘要
本發明提供一種雙或雙重柵極邏輯器件，其具有始終自對準的柵極導體，且其溝道的寬度不變。本發明還提供一種選擇性地蝕刻含鍺柵極導體材料，而不明顯地蝕刻相鄰矽溝道材料的方法。按此方式，柵極導體可被包覆於介電殼中，而不改變矽溝道的長度。此溝道材料可採用單晶矽晶片。自對準的雙柵極MOSFET的柱或疊層，利用蝕刻並列重疊的含鍺柵極導體區域所形成。柵極導體材料和介電絕緣材料的垂直蝕刻，提供了基本充分的自對準雙柵極疊層。本發明同時提出一種可選擇性地蝕刻柵極導體材料，而不蝕刻溝道材料的工藝。
文檔編號H01L27/08GK1516902SQ02811854
公開日2004年7月28日 申請日期2002年5月30日 優先權日2001年6月12日
發明者古川俊治, 馬克·黑凱, 史蒂文·霍爾姆斯, 戴維·霍雷克, 威廉·馬, 霍爾姆斯, 霍雷克, 馬, 黑凱 申請人:國際商業機器公司