Mim電容器及其形成工藝的製作方法
2023-05-29 13:15:26 3
專利名稱：Mim電容器及其形成工藝的製作方法
技術領域：
本發明涉及半導體製造領域，特別涉及MIM電容器及其形成工藝。
背景技術：
在超大規模集成電路中，電容器是常用的無源元件之一，其通常整合於雙 極(Bipolar)電晶體或互補式金屬氧化物半導體(CMOS, Complementary MetalOxide Semiconductor)電晶體等有源元件之中。目前製造電容器的技術可分成以多晶矽為電極 以及以金屬為電極兩種，以多晶矽作為電極會存在載子缺乏的問題，使得跨越電容器兩端 的表面電壓改變時，電容量也會隨著改變，因此以多晶矽為電極的電容器無法維持現今邏 輯電路要求的線性需求；而以金屬為電極的電容器則無上述的問題，此種電容器泛稱為金 屬-絕緣-金屬型(MIM，Metal-Insulator-Metal)電容器。現有製作金屬-絕緣-金屬型電容器的方法如專利號為0210M78的中國專利所 公開的技術方案。如圖1所示，在半導體襯底100上用化學氣相沉積法形成第一介電層102， 其中第一介電層102的材料可以是氧化矽；第一介電層102沉積完成後，用化學機械研磨法 來實現第一介電層102的平坦化；以濺鍍法於第一介電層102上方形成第一粘附層103，第 一粘附層103是由氮化鈦和鈦組成，防止後續形成的金屬層擴散至第一介電層102中；在 第一粘附層103上方用化學氣相沉積法形成以銅或鋁銅合金為材料的第一金屬層104，作 為後續電容器的下電極；接著用濺鍍法在第一金屬層104上形成第二粘附層105，防止第一 金屬層104擴散；用化學氣相沉積法在第二粘附層105上形成絕緣層106，用於金屬層間的 絕緣，絕緣層106的材質須具有良好的介電常數；用濺鍍法在絕緣層106上形成第三粘附層 107，防止後續形成的金屬層擴散至絕緣層；用化學氣相沉積法在第三粘附層107上形成第 二金屬層108，作為後續電容器的上電極，第二金屬層108的材料為銅或鋁銅合金；然後，在 第二金屬層108上用化學氣相沉積法形成刻蝕粘附層110，刻蝕粘附層110的材料為氮化 矽，用於後刻蝕金屬層的硬掩膜；在刻蝕粘附層110上旋塗第一光刻膠層111，經過曝光顯 影工藝後，在第一光刻膠層111上形成第一圖案，用於定義後續形成電容器上電極。如圖2所示，以第一光刻膠層111為掩膜，用幹法刻蝕法去除刻蝕粘附層110、第 二金屬層108、第三粘附層107和絕緣層106至露出第二粘附層105，刻蝕後的第二金屬層 108為電容器上電極108a ；去除第一光刻膠層111。如圖3所示，用旋塗法在刻蝕粘附層110和第一金屬層104上形成第二光刻膠層 112，經過曝光顯影工藝後，在第二光刻膠層112上形成第二圖案，用於定義後續形成電容 器下電極；如圖4所示，以第二光刻膠層112為掩膜(未圖示)，用幹法刻蝕法刻蝕第二粘附 層105和第一金屬層104至露出第一粘附層103，刻蝕後的第一金屬層104為電容器下電 極。去除第二光刻膠層112後，測試上述工藝形成的金屬-絕緣-金屬型電容器電介 質的隨時間變化破壞性能(Time Dependent Dielectric Breakdown，TDDB)時，發現電容器的TDDB性能差。
發明內容
本發明解決的問題是提供一種TDDB性能高的MIM電容器及其形成方法。為解決上述問題，本發明提供一種MIM電容器形成工藝，包括在所述襯底表面依 次形成第一金屬層、介質層、第二金屬層結構；在所述第四粘附層表面形成光刻膠圖形；以 所述光刻膠圖形為掩膜，依次刻蝕第二金屬層介質層，直至保留100埃至400埃的介質層。可選的，所述刻蝕工藝為等離子刻蝕工藝。可選的，所述刻蝕工藝包括採用摩爾比1 1至1 10的Cl2和BCl3混合氣體 作為刻蝕氣體，且刻蝕氣體不含氮氣。可選的，所述第一金屬層與所述第二金屬層材料為鋁。可選的，所述第一金屬層與襯底之間形成有第一粘附層。可選的，所述第一金屬層與介質層之間形成有第二粘附層。可選的，所述介質層與第二金屬層之間形成有第三粘附層。本發明還提供一種MIM電容器，包括半導體襯底；形成在半導體襯底表面的第一 金屬層；形成在第一金屬層表面的介質層，所述介質層包括相鄰的第一部分和第二部分，其 中第一部分厚度為100埃至400埃；形成在所述介質層第二部分表面的第二金屬層。可選的，所述第一金屬層與第二金屬層材料為鋁。與現有技術相比，本發明具有以下優點本發明保留的100埃至400埃的介質層 能夠防止刻蝕時金屬離子濺射到介質層表面以及避免第一金屬層在後續的刻蝕工藝被等 離子體損傷，提高了 MIM電容TDDB性能，且本發明選用優化比例的刻蝕氣體，能夠形成光滑 的第二金屬層和介質層的側壁，不會形成聚合物殘留及減少矽懸掛鍵進一步優化了形成的 MIM 電容 TDDB。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目 的、特徵和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。並未刻意按 實際尺寸等比例縮放繪製附圖，重點在於示出本發明的主旨。圖1至圖4是現有的MIM電容器形成工藝過程示意圖；圖5為本發明提供的MIM電容器形成工藝一實施例的結構示意圖；圖6至圖7為本發明提供的MIM電容器形成工藝一實施例的過程示意圖；圖8是本發明形成的MIM電容器與現有的MIM電容器TDDB性能比較示意圖。
具體實施例方式由背景技術可知，現有的形成工藝形成的金屬-絕緣-金屬型電容器TDDB性能 差，本發明的發明人經過進一步研究，發現現有工藝採用的幹法刻蝕法暴露出MIM電容器 的下電極和下電極的開口時，會在開口側壁和刻蝕暴露出的粘附層表面形成大量的矽懸掛 鍵，且現有工藝直接刻蝕暴露出粘附層，由於粘附層為氮化鈦和鈦組成且較薄，幹法刻蝕法 會對MIM電容器的下電極的金屬層造成損傷，上述的現有技術的缺陷導致現有MIM結構TDDB性能差。在下面的描述中闡述了很多具體細節以便於充分理解本發明。但是本發明能夠以 很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況 下做類似推廣，因此本發明不受下面公開的具體實施的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便於說明，表 示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應 限制本發明保護的範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。圖5為本發明提供的MIM電容器形成工藝一實施例的結構示意圖，圖6至圖7為 本發明提供的MIM電容器形成工藝一實施例的過程示意圖，下面對本發明的MIM電容器形 成工藝進行詳細說明。參考圖6，提供依次形成有第一粘附層210、第一金屬層220、第二粘附層230、介質 層M0、第三粘附層250、第二金屬層260和第四粘附層270的半導體襯底200。所述半導體襯底200可以是單晶矽、多晶矽或非晶矽；所述半導體襯底200也可以 是矽、鍺、砷化鎵或矽鍺化合物；該半導體襯底200還可以具有外延層或絕緣層上矽結構； 所述的半導體襯底200還可以是其它半導體材料，需要特別指出的是，所述半導體襯底200 還可以是具有覆蓋電介質和金屬膜的矽襯底，或者包括集成電路及其他元件的一部分的襯 底、圖案化或未被圖案化的襯底，在這裡不一一列舉。所述第一粘附層210由氮化鈦和鈦組成，防止第一金屬層220擴散至半導體襯底 200中，所述第一粘附層210的形成工藝可以為現有的沉積工藝，例如物理氣相沉積或者化 學氣相沉積，在這裡就不再贅述。所述第一金屬層220材料為鋁，在其他的實施例中，也可以為銀、鉻、鉬、鎳、鈀、 鉬、鈦、鉭、銅中的一種或者幾種，選用其他金屬材料的實施例可以參考本實施例相應改變 對應的步驟的工藝參數，在這裡以鋁為例做示範性說明，所述第一金屬層220用於形成MIM 電容器的一個極板，所述第一金屬層220的形成工藝可以為現有的沉積工藝，例如物理氣 相沉積或者化學氣相沉積，在這裡就不再贅述。所述第二粘附層230由氮化鈦和鈦組成，防止第一金屬層220擴散至介質層240 中，所述第二粘附層230的形成工藝可以為現有的沉積工藝，在這裡就不再贅述。所述介質層240材料選自氮化矽，在其他的實施例中，也可以為氧化矽、氮氧化矽 等其他介電材料，在這裡以氮化矽為例做示範性說明，所述介質層240用於形成MIM結構中 的絕緣材料且用於防止刻蝕時金屬離子濺射到介質層表面以及避免第一金屬層220在後 續的刻蝕工藝被等離子體損傷。所述第三粘附層250由氮化鈦和鈦組成，防止第二金屬層260擴散至介質層240 中，所述第三粘附層250的形成工藝可以為現有的沉積工藝，在這裡就不再贅述。所述第二金屬層260材料為鋁，在其他的實施例中，也可以為銀、鉻、鉬、鎳、鈀、 鉬、鈦、鉭、銅中的一種或者幾種，選用其他金屬材料的實施例可以參考本實施例相應改變 對應的步驟的工藝參數，在這裡以鋁為例做示範性說明，所述第二金屬層260用於形成MIM 電容器的另一個極板，所述第二金屬層260的形成工藝可以為現有的沉積工藝，例如物理 氣相沉積或者化學氣相沉積，在這裡就不再贅述。所述第四粘附層270由氮化鈦和鈦組成，防止第二金屬層260擴散至後續工藝形成的其他隔離層中，所述第四粘附層270的形成工藝可以為現有的沉積工藝，在這裡就不 再贅述。參考圖7，在所述第四粘附層270表面形成光刻膠圖形觀0，依次刻蝕第四粘附層 270、第二金屬層沈0、第三粘附層250和介質層240，直至保留200埃至400埃的介質層240。由之前的分析可知，現有的工藝採用的幹法刻蝕法直接刻蝕至第二粘附層，現有 的幹法刻蝕含有氮氣，由於第二粘附層用於防止第一金屬層220擴散至介質層M0，厚度較 薄，現有的幹法刻蝕法很容易損傷第一金屬層220，且含氮的刻蝕工藝會在形成的開口側 壁和刻蝕暴露出的粘附層表面形成大量的矽懸掛鍵，並在刻蝕的器件表面殘留大量的聚合 物。為此，本發明的發明人經過大量實驗，選用改進的等離子體刻蝕工藝，包括採用 摩爾比1 1至1 10的Cl2和BCl3混合氣體作為刻蝕氣體且刻蝕氣體不合氮氣，依次刻 蝕第四粘附層270、第二金屬層沈0、第三粘附層250和介質層M0，直至保留100埃至400 埃的介質層240 ；改進的刻蝕工藝不但選用優化比例的刻蝕氣體，能夠形成光滑的第二金 屬層260和介質層240的側壁，且不會形成聚合物殘留及減少矽懸掛鍵，且保留的100埃至 400埃的介質層240能夠防止刻蝕時金屬離子濺射到介質層表面以及保護第一金屬層220 不受等離子體損傷。按照上述的工藝步驟，形成的MIM結構包括半導體襯底200 ；依次形成在半導體 襯底200表面的第一粘附層210、第一金屬層220、第二粘附層230 ；形成在第二粘附層表 面的介質層對0，所述介質層240包括第一區域和第二區域，其中第一區域厚度為100埃至 400埃；依次形成在所述介質層240第二區域表面的第三粘附層250、第二金屬層260和第 四粘附層270。後續的工藝還包括去除所述光刻膠圖形，形成層間介質層，所述層間介質層覆蓋 所述介質層的第一部分和第四粘附層，在層間介質層中形成用於連接第一金屬層220和第 二金屬層260的接觸孔引出第一金屬層220和第二金屬層沈0，作為電容器的兩個電極，在 這裡不再贅述。對上述形成工藝形成的MIM結構進行測試，採用現有工藝和本發明提供的工藝各 在一片矽片上形成多個MIM結構，測試結果如圖8所示，現有工藝形成的MIM結構在1秒的 時間內就出現了 TDDB現象，且同一工藝形成的不同MIM的TDDB性能不一，差異大，較發散； 而本發明形成的MIM結構在100秒的時間內才出現TDDB現象，而且本發明形成的MIM結構 TDDB性能集中，差異較小。雖然本發明已以較佳實施例披露如上，但本發明並非限定於此。任何本領域技術 人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應 當以權利要求所限定的範圍為準。
權利要求
1.一種MIM電容器形成工藝，其特徵在於，包括在所述襯底表面依次形成第一金屬層、介質層、第二金屬層結構； 在所述第四粘附層表面形成光刻膠圖形；以所述光刻膠圖形為掩膜，依次刻蝕第二金屬層介質層，直至保留100埃至400埃的介 質層。
2.如權利要求1所述的MM電容器形成工藝，其特徵在於，所述刻蝕工藝為等離子刻蝕工藝。
3.如權利要求2所述的MIM電容器形成工藝，其特徵在於，所述刻蝕工藝包括採用摩 爾比1 1至1 10的Cl2和BCl3混合氣體作為刻蝕氣體，且刻蝕氣體不含氮氣。
4.如權利要求1所述的MIM電容器形成工藝，其特徵在於，所述第一金屬層與所述第二 金屬層材料為鋁。
5.如權利要求1所述的MIM電容器形成工藝，其特徵在於，所述第一金屬層與襯底之間 形成有第一粘附層。
6.如權利要求1所述的MIM電容器形成工藝，其特徵在於，所述第一金屬層與介質層之 間形成有第二粘附層。
7.如權利要求1所述的MIM電容器形成工藝，其特徵在於，所述介質層與第二金屬層之 間形成有第三粘附層。
8.一種MIM電容器，其特徵在於，包括 半導體襯底；形成在半導體襯底表面的第一金屬層；形成在第一金屬層表面的介質層，所述介質層包括相鄰的第一部分和第二部分，其中 第一部分厚度為100埃至400埃；形成在所述介質層第二部分表面的第二金屬層。
9.如權利要求8所述的MIM電容器，其特徵在於，所述第一金屬層與第二金屬層材料為鋁。
全文摘要
一種MIM電容器及其形成工藝，其中MIM電容器的形成工藝包括在所述襯底表面依次形成第一金屬層、介質層、第二金屬層結構；在所述第四粘附層表面形成光刻膠圖形；以所述光刻膠圖形為掩膜，依次刻蝕第二金屬層介質層，直至保留100埃至400埃的介質層。本發明形成的MIM電容器TDDB性能高。
文檔編號H01L21/02GK102148137SQ20101011115
公開日2011年8月10日 申請日期2010年2月10日 優先權日2010年2月10日
發明者奚裴, 黃莉 申請人:上海宏力半導體製造有限公司